论文部分内容阅读
设计并实现了一种32×32高速乘法器.本设计通过改进的基4Booth编码产生部分积,用一种改进的Wallace树结构压缩部分积,同时采用一种防止符号扩展的技术有效地减小了压缩结构的面积.整个设计采用Verilog HDL进行了结构级描述,用SIMC0.18gm标准单元库进行逻辑综合.时间延迟为4.34ns,系统时钟频率可达230MHz.