论文部分内容阅读
Viterbi译码器在通信系统中应用非常普遍，针对采用DSP只能进行相对较低速率的Viterbi译码的问题，人们开始采用FPGA实现高速率Viterbi译码。本文首先简单描述了Viterbi译码的基本过程，接着根据Viterbi译码器IP核的特点，分别详细介绍了并行结构、混合结构和基于混合结构的增信删余3种Viterbi译码器IP核的主要性能和使用方法，并通过应用实例给出了译码器IP核的性能仿真。