论文部分内容阅读
针对VSP系统对测井数据并行采集的要求,采用FPGA作为核心控制器,结合ADS1252模数转换芯片、SDRAM存储芯片和RS485通信技术构建了多路数据采集系统。利用Verilog编写有限状态机实现FPGA控制多路ADC并行采集和SDRAM的存储操作,并能够对多路数据并行采集和正确存储,使系统具有实时性强、电路简单、干扰噪声低等优点。通过signaltap对该系统的采集和存储效果进行在线测试,并结合matlab仿真对比分析,验证了系统的可靠性和准确性。