论文部分内容阅读
数字电影业界遵循的数字电影系统规范（DCSS）对电影数据的加密与解密过程提出了复杂的要求。提出了一种符合DCSS规范的AES解密过程的硬件设计与FPGA实现方法，满足DCSS对数据解密的多种要求，并达到了数字电影实时播放的速率要求。在FPGA芯片上的实验表明，该解密系统稳定工作在66Mhz时钟下，数据输出率达到了528Mbits／s，大于DCSS规范规定的250Mbits／s数据输出带宽。