论文部分内容阅读
针对一种新型的OFDM系统算法,设计了一款具有高吞吐率可配置的FFT处理器IP核.在现有算法的基础上,提出了一种优化的设计架构,并对各个功能模块特别是存储单元、复数乘法器和控制逻辑进行了优化设计.通过基于VerilogHDL的参数化模块设计和模块复用技术,最大限度地提高数据吞吐率,实现了FFT处理器点数的可配置功能.Vertex-IIProFPGA验证结果表明,对于256点定点16位符号数复数FFT运算,该H可处理器最高工作频率为106MHz,系统数据吞吐率达到了51.3MS/s,延时仅为255个时钟周期