论文部分内容阅读
基于System Generator 系统级建模工具在Matlab／Simulink环境下完成了UART通讯模块的建模，并生成位流文件下载到Spartan-3E开发板的FPGA芯片中，实现UART通讯数据发送和接收功能。实验结果表明，System Generator 系统级建模工具不仅消除了原先系统工程师与软硬件工程师之间的隔阂，而且简化了传统的FPGA开发流程。