【摘 要】
：
针对DRFM(Digital Radio Frequency Memory,数字射频存储器)系统在进行信号特征识别和分类时,对历史数据进行细微特征提取存在的存储容量和速度不足的问题,本文设计了一款高
论文部分内容阅读
针对DRFM(Digital Radio Frequency Memory,数字射频存储器)系统在进行信号特征识别和分类时,对历史数据进行细微特征提取存在的存储容量和速度不足的问题,本文设计了一款高速大容量SDXC卡阵列存储器.经过实验验证,该存储器通过SD总线能实现FPGA和SDXC卡阵列之间的数据交换,并且能连续存储FPGA传递的信号信息,其存储容量达到1.5 TB,读取速率达到234.43 MB/s.该设计已经成功应用于DRFM系统,并且满足系统对存储容量和读取速度的要求,具有较高的应用价值.
其他文献
聚焦航空装备自动测试系统、标准现状及当前存在的问题,参照国外自动测试系统标准的发布和应用现状,横向从系统组成部分、纵向从用户单位系统开展标准需求分析,提出了航空装备自动测试系统标准体系。该标准体系包含军用飞机、机载武器的自动测试系统顶层通用规范,自动测试系统硬件、软件、资源和驱动等各个部分的通用要求,以及以解决系统间互连、互通、互操作和信息最大程度共享问题为目的的信息交换通用要求。由此能够提高国内航空装备测试能力,对我军各兵种武器平台的测试保障整体水平的提升具有重要的意义。
当前,数字经济已成为我国经济发展的重要战略,数据中心作为信息化发展的关键基础设施,为数字经济的发展提供了有力的支撑,新基建的提出也为数据中心的发展带来了新契机。目前,我国数据中心建设和布局的过程中存在可靠性水平不高、供求不平衡等问题,应采取相关引导措施,科学规划数据中心布局、完善数据中心建设与验收体系,不断提升数据中心的可靠性,让数据中心更好地在数字经济时代发挥作用。
为了改进基于FMEA的船舶减速器风险优先等级分析结果不准确的情况,提出了一种基于层次分析法的船舶减速器故障模式影响分析方法。首先,通过FMEA得出了典型故障模式风险优先等级;然后,基于层次分析法引入权重因子修正风险优先等级,对船舶减速器的故障模式进行重要度评估;最后,结合实例验证了方法的适用性,以更具针对性地开展船舶减速器故障检测和维护,为后续维修决策的有序实施奠定基础。
针对传统的电能质量分析需要在低压侧部署大量的监测站,且对通信通道和计算设备的数据传输能力及计算能力有一定要求,提出一种计及边缘计算任务分配优化的电能质量分析方法。首先构建云边协同模式下的电能质量分析系统框架,将电能质量分析算法希尔伯特-黄变换(HHT)部署于边缘层,从而构建一种基于边缘计算的电能质量分析模型;然后分析电能质量监测的任务分配问题,利用遗传算法对其进行求解,生成最优任务分配策略。以某一台区下的电能数据为例,验证了所提方法的可靠性和准确性,同时将任务分配优化后的结果和现有方法对比,所提方法具有更
针对μC/OS-III实时操作系统中,低优先级中断任务对紧急任务截止期干扰较大的问题,文中提出了一种优化的μC/OS-III中断管理机制。利用完全基于μC/OS-III优先级剥夺原则,对中断任务和普通任务的优先级进行统一分配。根据中断的紧急程度为中断任务分配合适的优先级,对比中断任务与当前执行任务的优先级高低来选择不同的处理方式,若中断任务的优先级低于当前执行任务则以任务方式处理,反之则以中断服务程序处理。理论分析和μC/Probe软件检测及实验表明,优化后的μC/OS-III实时内核中断管理机制可以缩短
针对控制节点未知的中立型耦合复杂网络渐近同步问题,文中设计了更符合工程应用的自适应牵制控制器,并给出了自适应更新律的设计依据。根据广义Itö公式、线性矩阵不等式和Lyapunov稳定性理论,给出了中立型耦合复杂网络渐近同步的充分条件。通过数值仿真,计算出同步所需最少牵制节点数,进一步验证了所得渐近同步准则的有效性。
高速高精度大带宽的信号采集系统是宽带成像雷达的重要组成部分。针对单片高精度ADC的采样率无法满足大带宽成像雷达中频直接采样的问题,文中采用多路ADC芯片交替采样的方法,在保持采样精度不变的条件下提升系统采样率。设计了一种基于4片ADC12DJ3200交替采样的宽带信号采集系统,该系统中ADC单片采样率为3.4 GS·s-1,合成的总采样率为13.6 GS·s-1,量化位数12 bit。测试结果表明,在440 MHz到6140 MHz频率范围内,该系统的有效位大于
“意念手写”不再是科幻中的桥段。《自然》杂志新近发布的一篇封面文章显示,国外有研究团队通过“意念书写”脑机接口,可实现让受试者将脑中想象的“笔迹”转为屏幕文本,准确率超99%,而且受试者可达到每分钟输入90个字符的速度。一时间,关于脑机接口的讨论又热闹起来。相比地球上其他生物,人最强的是大脑,肌体反而较弱。脑机接口,是大脑和外部设备之间创建的直接连接通路,它既是神经修复最有效的工具,是目前能完全解决瘫痪、中风、帕金森等患者神经功能受损的有效手段。
传统SPI NAND Flash存在存储容量小,传输速率低以及协议命令复杂不统一的问题,本文基于SOC设计方法,提出一种新型SPI NAND控制器架构,以FPGA作为设计载体,采用双向SPI接口技术,通过FTL算法完成逻辑地址到物理地址的转化,实现Flash颗粒数据的高效读写操作。通过搭建测试环境对本设计与传统SPI NAND Flash进行比对测试,实验结果表明:本设计在存储容量、传输速率和主控命令复杂度等方面的性能指标均有较大幅度提升,验证了架构的合理性和高效性。
传统SCR相控式交交变频手段控制复杂,所需器件较多。为了克服这些缺点,在单相阻塞式交交变频系统的基础上,文中提出了一种三相输入型阻塞式交交变频系统。该系统以工频三相电源作为输入,采用并联结构的传统交流斩波调压电路拓扑及高频PWM控制。根据面积等效原理推导出了占空比与输出电压幅值的关系,实现了系统输出电压的频率和幅值分别可调的目的。最后,对在MATLAB 2016b/Simulink环境中搭建的系统数学模型进行了仿真分析,制作了基于dSPACE半实物仿真平台的三相输入型阻塞式交交变频电源的样机并进行了实验。