集成电路老化测试插座的结构形式

来源 :电子产品世界 | 被引量 : 0次 | 上传用户:dqylovezf1314
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
  集成电路制造厂对其生产的每种集成电路封装器件都要进行老化测试,所以集成电路需求量的迅速增长,为老化测试插座产业也提出了更高的要求,必须具备与产量和品种相适应的老化测试插座。老化测试插座是对集成电路进行可靠性验证和各类环境适应性试验的必备的试验装置。
  
  集成电路封装的结构型式
  
  集成电路芯片的封装技术已历经了好几代的变迁,技术指标一代比一代先进,如芯片面积与封装面积越来越接近,适用频率越来越高,耐温性能越来越好,引脚数增多,引脚节距减小,可靠性提高,更加方便等等。芯片封装形式很多,但就其与PCB的安装方式来看主要有以下两类封装:通孔式封装和表面贴装式封装。
  通孔式封装,是Ic的引脚通过穿孔插进电路板,在板的背后焊接。主要包括双列直插式封装(DIP)和针栅阵列封装(PGA)。较受欢迎的表面贴装式封装,是将芯片载体(封装)直接焊接在PCB上的封装。包括:小外形封装SOP:四方扁平封装QFP;塑料引线芯片载体封装PLCC:无引线陶瓷芯片载体封装LCC:球栅阵列封装BGA、芯片级封装CSP等。
  
  老化测试插座的结构
  
  无论是通孔式封装还是表面贴装式封装,生产制造过程中的老化测试都是一个重要环节,所以老化测试插座是随着集成电路的发展而发展的。老化测试插座的结构是根据集成电路封装结构的不同而设计的。其命名与集成电路封装形式一致。因此,为了顺应集成电路的飞速发展,一般而言,有什么样的封装形式就有什么样的老化测试插座。并且由于集成电路封装节距小、密度大,所以给老化测试插座的设计与制造带来了很大的难度。下面对老化测试插座的结构作简单介绍。
  
  通孔式封装老化测试插座
  
  单、双列直插式封装老化测试插座
  单、双列直插式封装的I/O接脚是从封装的对边伸延出来的,然后弯曲(见图1)。双列直插式封装有塑料PDIP和陶瓷CDIP两种,中心距为2.54mm或1.778mm,一般是8~64接脚,而塑料封装DIP的接脚数目通常可以多至68。因为压模和引线框的关系,令制造尺寸更大的DIP有困难,导致接脚数目局限在68以内。由于DIP接脚数目比较少,最多为68,所以DIP老化测试插座一般采用低插拔力片簧式结构(见图2),此结构由接触件和绝缘安装板组成。接触件采用片簧式结构使封装引线,与片簧式接触件双面接触、耐磨损,并易于插拔。
  虽然国内外大多数Ic生产厂家在对DIP进行老化测试时采用上述的片簧式结构,也有少数的Ic生产厂家采用手柄式老化测试插座,这种插座是零插拔力结构,设计制造难度比较大,价格也比较高,所以也有少数Ic生产厂家使用圆孔式结构(见图3),即装机用DIP插座,因装机用DIP插座插拔力小,接触可靠,并且价格很便宜。
  针栅阵列封装(PGA)封装老化测试插座
  PGA是通孔封装中的一种流行封装,它是一个多层的芯片载体封装,外形通常是正方形的,这类封装底部焊有接脚,通常用在接脚数目超过68的超大规模IC(VLSI)上。当需要高接脚数目或低热阻时,PGA是DIP的最佳取代封装方式。PGA封装的外形见图4。
  


  


  


  


  PPGA为塑料针栅阵列封装,CPGA为陶瓷针栅阵列封装其节距为2.54mm。而FPGA为窄节距PGA,目前接脚节距为0.80mm、0.65mm的FPGA为主流。目前国内常用的PGA封装接脚数目从100(10×10)到441(21×21)或更多。
  对于接脚数目少于100线的PGA封装进行老化测试时,国内有一小部分生产厂家采用性价比较好、插拔力较小的圆孔插入式插座(见图5)。而对于超过接脚数目100的,则要使用零插拔力老化测试插座。
  PGA零插拔力老化测试插座的结构形式(见图6)。使用时把这种插座的手柄轻轻抬起,PGA就可以很容易、轻松地插入插座中,然后将手柄水平放置到原处,利用插座本身的特殊结构生成的挤压力,将PGA的接脚与插座牢牢地接触,绝对不存在接触不良的问题,而拆卸PGA芯片只需将插座的手柄轻轻抬起、则压力解除,PGA芯片既可轻松取出。由于PGA零插拔力插座使用方便,接触可靠,也常用于装机。例如,计算机主机中的CPU就使用的是PGA零插拔力插座。
  表面贴装式封装老化测试插座
  表面贴装式封装形式
  QFP四方扁平封装适用于高频和多接脚器件,四边都有细小的
  “L”字引线(见图7)。小外形封装(SOP)的引线与QFP方式基本相同。唯一区别是QPP一般为正方形、四边都有引线,而SOP则是两对边有引线,见图8。
  QFP在电路板的占位比DIP节省一倍。外形可以是正方形或长方形,引线节距为1,27mm、lmm、0.8mm、0.65mm和0.5mm,引线数目由20-240。而SOP的引线节距最大为1.27 mm,最小为0.5mm,比DIP要小很多。到了20世纪80年代,出现的内存第二代封装技术以TSOP为代表,它很快为业界所普遍采用,到目前为止还保持着内存封装的主流地位。
  LCC系列封装是无引线封装,其引线是采用特殊的工艺手段附着在陶瓷底板上的镀金片,节距为1.27 mm,常见芯数为18、20、24、28、68等。封装形式见图9。
  塑料有引线芯片载体(PLCC/JLCC)是TI于1980年代初期开发的,是代替无引线芯片载体的一个低成本封装方式。PLCC是T形弯曲
  (T—bend)的,那是说这封装的接脚向内弯曲成“I”的形状,所以有些厂家也NqJLCC或QYJ.(见图10)。PLCC的优点是占的安装位置更小,而且接脚受封装保护。PLCC通常是,正方形或长方形,四边都有接脚,节距为1.27 mm或0.65mm。引线数常见的有18、20、22、28、32、44、52、68、84。
  J形引线小外形封装(sOJ)的对边伸延出来的,然后弯曲成“T”形(见图11),引线形状与PLCC相同,不过PLCC的引线分布在四边,其引线节距为1.27mm,常用芯数为16、20、24、26、28、32、34、40、44(节距为0.80)。
  为满足发展的需要,在原有封装方式的基础上,又增添了新的方式一一球栅阵列封装(BGA)、盘栅阵列封装(LGA),芯片尺寸封装(CSP)、多芯片组件(MCM)等等,其外形见图12,由图可以看出,这几种封装形式充分利用整个底部来与电路板互连,用的不是接脚,而是焊锡球,因此除了封装方便容易外,还缩短了与PCB板之间的互连距离。
  表面贴装式封装老化测试插座
  表面贴装式封装的飞速发展,也 带动了表面贴装式封装老化测试插座产业的迅速发展。目前用于表面贴装式封装的老化插座的结构形式主要有两种:按压式和翻盖式。这两种结构都能很好地保护集成电路封装件,并且方便快捷,不需要专用工具就能放入和取出封装件。
  按压式测试插座由安装板、施力装置、定位装置、接触件等零件组成,其结构形式如图13所示,常见的外形见图14。使用时操作者要按压插座的施力装置,将表面贴装式封装件放置在接触件上,并且借助于定位装置很好地定位,松开施力装置使其施加给封装件的“L”形、“T”形或焊锡球形引线足够的力,使得引线与接触件之间形成可靠的接触。国内Ic生产厂家也曾使用过这种结构形式,通过使用发现存在两个比较大的问题,一是按压力太大,不宜操作:二是由于手压施力装置时容易造成接触件受力不均匀,使得图13所示的接触件受力后,变形处易折断,一个接触件损坏,整个插座就报废了。所以一般情况下对于芯数比较少的表面贴装式封装件使用按压式结构的Ic生产厂家还是比较多的,比如I形弯曲引线的PLCC和SOJ,在老化测试时一般选用此种结构形式。
  翻盖式老化测试插座主要用于表面贴装式封装的夹具,其施力装置是由带挂钩或卡块的不锈钢或塑料盖子。OFP、SOP封装件的引线为“L”状,非常的脆弱,其引线的节距分别为1.27 mm、1.02 mm、0.8 mm等。为了保护封装件的引线,QFP系列夹具结构设计时应有便于放置封装件的结构件。到目前为止用于QFP和sop的翻盖式老化测试插座有两种结构形式。
  一种是图15所示的结构,由盖板、卡块、安装板和接触件等零件组成,接触件安装在安装板的槽中,接触件的接触部位与安装板的槽顶端有一定的距离H,封装件的各个引线既可直接放置每个接触件上安装板的槽中,这样的结构在盖子扣到位后,既可以在夹具工作过程中很好地保护封装件,又可以使封装件的引线与夹具的接触件可靠地接触。
  另一种也是目前比较受欢迎的结构,在带挂钩的盖板与接触件之间增加一个固定封装件的绝缘装置(见图16),其中的定位板上设计有与封装件的引线的节距与数量相等的细长槽,测试、老化时将QFP或sop封装件放置在固定装置后,再将固定装置放置在插座的接触件上,盖板锁紧后,即可以保证引线与接触件可靠地接触,又能保护引线不受损害,不变形。其最大优点就是操作方便、使用寿命长,比较受Ic生产厂家的欢迎。
  LCC翻盖式老化测试插座结构详见图17、其接触件也是“c”型的。测试、老化时将其放置在插座的规定位置,使封装件的引线与插座接触件的接触部位接触、然后将盖板压紧卡块卡到位即可。
  焊锡球形引脚封装翻盖式老化测试插座的结构形式见图18,其接触件结构的形状为喇叭口形状、这种喇叭口形状既能很好地保护焊锡球,又能与焊锡球形成可靠地接触。老化测试时将封装件的焊锡球形引脚放置在接触件的喇叭口上,将盖板压紧卡块卡到位后,封装件的焊锡球形引脚与接触件的喇叭口的接触部位可靠地接触。
  
  结语
  
  本文简单论述了目前用量比较大的集成电路老化测试插座的结构形式。通过以上论述可以看出为了使用方便、保护封装件,无论是通孔式封装,还是表面贴装式封装其老化测试插座的结构形式基本上是低插拔力或零插拔力结构。
其他文献
智能信感器信号处理的慨念    传感器是用于检测、监视和响应(如有需要)温度、压力、湿度和运动等物理参数的器件。它们是许多实际系统不可或缺的组件,在工业、消费电子、汽车、医疗和军事方面应用非常广泛。过去,从传感器获取的数据被直接发送到中央单元,然后中央单元可能会使用分立式硬件或数字逻辑对传感器数据执行后处理或显示。随着8位单片机(MCU)等嵌入式处理器解决方案的出现,将程序固定的中央硬件替换为可通
期刊
以太网供电技术(Power over Ethernet,PoE)的采用一直以来受到以太网交换机对网络输送电力和数据容量的限制,但是一个新的概念,中间跨接法(Mid—span),可以在不购买新交换机的情况下,为网络增添以太网供电容量。  尽管以太网供电技术很吸引人,市场调研公司Venture DevelopmentCorporation发现企业不大愿意投资新的基础设施或者以太网供电系统。现有的以太网
期刊
尽管Xilinx 28nmI艺的7系列产品明年才能出货,但其宣传攻势如火如荼,并且已经开始宣布Virtex-7中期产品。10月底、Xilinx在京宣布了28nm的3D(三维)封装技术,预计2011年下半年供货:11月在深圳宣布了Virtex-7 HT系列,预计2012年供货。  10月28日,Xilinx宣布推出堆叠硅片互联技术,即通过在单个封装中集成多个FPGA芯片,宴现突破性的容量、带宽和功耗
期刊
走近罗姆    罗姆(KOHM)半导体成立于1958年,产品群55.7%是IC,即LSI(大规模集成电路);分立器件占32.2%:还有一些显示器和无源元件。该公司的特色是从开发到生产的一体化机制:为客户做design-in服务同时为了保证稳定和高质量的供货,在全球各地设有生产体系。    新产品亮相    罗姆和Oki半导体(被罗姆并购)展示了为Intel新一代嵌入式处理器Atom E6xx系列的
期刊
软件成为MCU厂商的关注点    近几年,MCu厂商提供更多、更丰富的工具和软件开发环境。来易于使用、节约时间。未来,系统设计者将有更多的应用选择:功能、价格、低功耗和更多的开发工具。  尽管MCu集成了更丰富的外围,制程技术在不断演进。但相比之下,硬件的成本不太容易上升。NXP副总裁兼全球微控制器产品线总经理Geoff Lees称,该公司不打算在硬件方面再过多地产生成本,其开发重心将更多地转到软
期刊
单片机(MCU)已在国内繁荣20余年,主要驰骋的芯片厂商还是海外企业居多。不过,昔日一批在夹缝中生存的本土MCU企业正在崛起,在中国MCU舞台上扮演越来越重要的角色。那么,本土企业的优势和策略是什么?本土公司如何看待目前的国内单片机市场?近日,笔者走访了8位MCU厂商——上海海尔集成电路有限公司的销售总监唐群先生。    地缘优势:反应速度+服务支持    本土公司的最大优势是反应快。从新产品的定
期刊
MCU有8、16、32位之分,也有ARM与非ARM之别:目前部分厂商采用了ARM Cortex-M4核,希望进军DSP领域:DSP老大一一TI把自己的C2000DsP系列划为了MCu业务组:同时,FPGA厂商也试图深入传统的DSP和嵌入式处理器领域:有些MCu厂商称其芯片可替代FPGA、DSP……嵌入式处理器的应用领域之间互相渗透,芯片功能越来越融合,因此界限越来越模糊。那么他们各自的显著特点是什
期刊
MCU外围电路在迅速膨胀    MCU正集成越来越多的模拟和混合信号,有些MCu公司干脆称之为SoC。那么这是否意味着未来MCU不再是创新的中心?  Silicon Labs公司Mike分析认为,2011年及以后,新一代MCU设计将提供更高级的混合信号集成技术,实现超低功耗处理、无线连接和智能感应。随着便携式和电池供电应用的增长,具有省电技术(例如片上DC-DC转换器和低压差LDo稳压器)的MCU
期刊
如今,事实是越来越多的厂商拥抱ARM,那么这种现象的利弊是什么?有人担忧ARM MCU会同质化,那么ARM MCU芯片如何实现差异化,以在竞争中脱颖而出?  Gartner半导体和电子研究总监Adib Ghubril称,实际上,绝大多数的成功芯片制造商都能够开发出在特征丰富(feature-rich)和功能丰富(function-rich)之间取得平衡的组合产品。特征丰富的MCU所针对的各种应用中
期刊
嵌入式芯片的发展特点    定位ESA(嵌入式软件自动化)的Mentor Graphics公司嵌入式软件部总经理GlennPerry的看法是,当前,集成了众多外设并配有多核的片上系统(SoC)在市场上正在变得越来越普遍。这种硬件复杂性的增加也在软件中体现了出来。所有客户希望使用的硬件都必须通过软件来调用。系统架构设计师会依据一定的性能标准、功耗标准或者需要使用的关键内置外设来选择特定的SoC。他们
期刊