【摘 要】
：
在静电放电(ESD)能力考核时,一种多电源域专用数字电路在人体模型(HBM)1 700 V时失效.通过HBM测试、激光束电阻异常侦测(OBIRCH)失效分析方法,定位出静电试验后失效位置.根据失效分析结果并结合理论分析,失效是静电二极管的反向静电能力弱所致.利用晶体管替换静电二极管,并对OUT2端口的内部进行静电版图优化设计.改版后,该电路的ESD防护能力达2 500 V以上.该项研究结果对于多电源域专用数字电路的ESD失效分析及能力提升具有参考价值.
【机 构】
：
中国电子科技集团公司第二十四研究所,重庆400060
论文部分内容阅读
在静电放电(ESD)能力考核时,一种多电源域专用数字电路在人体模型(HBM)1 700 V时失效.通过HBM测试、激光束电阻异常侦测(OBIRCH)失效分析方法,定位出静电试验后失效位置.根据失效分析结果并结合理论分析,失效是静电二极管的反向静电能力弱所致.利用晶体管替换静电二极管,并对OUT2端口的内部进行静电版图优化设计.改版后,该电路的ESD防护能力达2 500 V以上.该项研究结果对于多电源域专用数字电路的ESD失效分析及能力提升具有参考价值.
其他文献
基于TSV技术,提出了一种应用于三维集成电路的积累型NMOS变容二极管.通过与传统积累型NMOS变容二极管对比,证明了基于TSV的积累型NMOS变容二极管具有电容密度大、集成度高的优点.分析了 TSV高度、TSV直径、源区和漏区结深、源区和漏区宽度对所提出变容二极管性能的影响.结果表明,通过增加TSV高度或增大TSV直径都可以提高电容密度;通过减小源、漏区的结深可以提升电压灵敏度;通过增大源、漏区的宽度可以提高空穴对沟道中产生的电子抑制能力.在上述比较中加入了解析模型.最后给出了该变容二极管的工艺流程.
提出了一种用于静电放电(ESD)保护的PMOS器件触发SCR器件(PMTSCR).PMTSCR器件的开启由寄生PMOS的沟道长度、SCR器件寄生阱电阻RPW和RNW决定.器件具有触发电压低的优点.实验结果表明,通过调整PMTSCR器件的结构参数,相比于传统低电压触发SCR器件(LVTSCR),PMTSCR器件的触发电压由6.3 V下降到4.4 V,触发电压减少30％,同时器件的ESD漏电流保持不变.
基于新型共源共栅电流源的积分方法,设计了一种用于单光子飞行时间(TOF)测量的时间-幅度变换器(TAC).该方法有效简化了 TAC电路结构,减小了 TAC占用面积,显著提高了TOF的满量程范围(FSR).采用0.18 μm标准CMOS工艺设计.集成TAC的单光子探测器像素单元的填充因子可达到26.8％.后仿真结果表明,该TAC在120 ns的FSR内具有230 ps的定时分辨率,微分非线性(DNL)低于0.05 LSB,积分非线性(INL)低于1.1 LSB.蒙特卡洛仿真表明,512个TAC像素间的不均匀
介绍了一种对称矩形环栅NMOS器件结构,并对其等效宽长比的计算模型和总剂量效应加固性能进行了研究.通过区域划分、保角变换等方法,对该对称矩形环栅NMOS器件进行建模,给出了其等效宽长比的计算模型.在0.18 μm BCD工艺下进行流片,并对不同尺寸下直栅MOS器件和环栅MOS器件进行辐照对比测试.测试结果表明,对称矩形环栅NMOS器件的等效宽长比计算模型的计算误差可低至5％.辐照总剂量10 kGy条件下,对称矩形环栅NMOS器件的关态泄漏电流仍可维持在一个很低的量级,表现出良好的总剂量效应加固性能.
提出了一种应用于低场核磁共振的采用混合信号传输的读出电路.该读出电路系统主要由前端放大器、接收机与后端模数转换器组成.提出的混合信号传输技术的本质在于利用相位域与电压域的混合模式检测,以及放大器与模数转换器之间的增益分配来增强线性度.采用0.18 μm CMOS工艺设计,仿真结果表明,在1.2 V的电源电压下,整体电路的功耗为0.5 mW,前端放大器的输入1 dB压缩点与ⅡP3分别为-9.31 dBm和-5.98 dBm,接收机的等效输入噪声仅为 2 nV·Hz-1/2.
为了解决PD驱动电路的可靠性问题,在传统电路基础上设计并实现了一种迟滞结构的高精度PD驱动电路.采用对称双路结构,分别调节信号的上升、下降边沿时间,每一路使用迟滞导通的分段控制方式,提高了控制精度.采用限流方式,解决了因寄生效应而产生的振荡现象,提高了通信的可靠性.采用TSMC 0.18μmCMOS工艺设计驱动电路并流片.测试结果表明,在BMC方波外的接频率为300 kHz时,线缆上电压信号的上下边沿时间都为340 ns,无明显振荡.该电路的静态功耗小于400 μA,具有较好的实用价值.
光发射显微分析、光致电阻变化技术两种电失效定位方法在精确定位缺陷上存在局限性,为此提出了基于SEM电压衬度的联用方法用于精确定位集成电路缺陷.首先根据电特性测试进行光发射显微分析或者光致电阻变化分析,结合电路原理和版图,提出失效区域的假设,再进行电压衬度像分析,通过衬度翻转可精确和快速确定缺陷位置,最后通过FIB或者TEM对缺陷进行表征.案例研究显示,有源电压衬度可定位双极型电路铝金属化开路失效,无源电压衬度定位CMOS电路多晶硅栅刻蚀异常引起的漏电流失效,结合形貌和材料分析得出缺陷形成机理和根本原因.
设计了一种基于多电压的高能效近似DCT电路。通过对DCT的运算单元和系数进行近似处理,以精简电路规模的方式降低了DCT单次运算能耗。为了进一步提升近似DCT电路的相比能效,部分单元低压供电,在不降低DCT性能的前提下,实现了更低的功耗。基于0.18μm CMOS工艺的DCT电路对比显示,相较于标准电压的近似设计和全低压的近似设计方法,在保证工作频率不变的情况下,该电路的能耗分别降低了31.4%和1
近年来,科研人员为研究忆阻器的电气特性及其在电路中的应用,建立了多种整数阶忆阻器的Verilog-A模型,但分数阶忆阻器的Verilog-A模型还未见报道.文章提出了一种分数阶忆阻器的Verilog-A模型,对其相关特性进行了分析,总结了参数对忆阻器电气特性影响的规律,并将此模型应用于脉冲宽度调制(PWM)电路中,通过改变分数阶阶次来调整PWM电路的占空比.实验结果证明了分数阶忆阻器Verilog-A模型的正确性和实用性.