论文部分内容阅读
设计了一个基于TSMC0.18μmCMOS工艺的2.0 GHz全差分CMOS低噪声放大器。根据电路结构特点,对LNA进行功耗约束下的噪声优化,以选取最优的晶体管栅宽;采用在输入级增加电容和选择小值LC并联网作为差分电路的负载的方法,在改善输入匹配网络特性的同时,提高了电路的增益。仿真结果表明该放大器较好地满足了小信号放大器的指标要求,可以用于射频输入电路的前端。