论文部分内容阅读
在数字锁相环中，可逆计数器是组成数字滤波器的关键电路，本文讨论了通用可逆计数器的工作原理，推导出了电路的逻辑表达式，并设计了五位且可扩展的可逆计数器的电路原理图。采用仿真器NC-Verilog进行了功能验证，同时采用CMOS电路实现了整体功能，最后利用Cadence的Spectre给出了该电路在0．18um CMOS工艺下的晶体管级仿真结果，电路最高工作频率可以达到1．25GHz；而利用Synopsys的Design Compiler对规范书写的Verilog模块在相同工艺下进行逻辑综合得到的电路最高频率