论文部分内容阅读
利用现场可编程门阵列(FPGA)器件可配置的优势,在FPGA上实现卷积神经网络,将训练后的网络参数按层、分块存放在FPGA的片上内存中,针对每层网络配置独立的计算阵列。利用高层次综合工具以及C++作为设计语言,调整优化硬件结构的设计,最后以CIFAR10数据集验证新结构的设计,将原有结构的图像分类效率提高了31%,同时降低了硬件资源占用。