论文部分内容阅读
介绍了一种双核CPU的设计,采用精简的指令系统,具有经典的五级流水线结构,支持乘除法和异常/中断处理。CPU中的两个核具有分离的指令Cache,通过共享数据Cache来进行相应的共享数据传输,各Cache之间通过仲裁器来维护访问权限。同时对该设计进行了有针对性的测试,验证双核是否能够正确工作,以及一些简单的性能分析。设计样例在相关课程的实验教学中具有很高的应用价值。