论文部分内容阅读
HEVC编码框架采用了比H．264／AVC面积更大的DCT变换和更为灵活的自适应量化，在提高数据处理速度的同时，降低了编解码的失真率。基于HEVC的变换量化原理和模块化的思想，采用并行流水线结构和无乘法器方案实现了整数DCT变换及量化部分。系统采用MODELSIM进行功能仿真，基于Ahera公司的CycloneⅡ系列可编程逻辑器件进行硬件验证测试，其最大时钟频率在170MHz以上，数据处理能力在2824Mpixel／s以上，满足HEVC编码标准的性能要求，为HEVC编解码标准的硬件实现提供了参考。