论文部分内容阅读
乱序执行是密码芯片设计中一种低冗余、低功耗的抵抗功耗分析攻击的方法．芯片安全性随着操作执行时刻不确定度的增加而提高．基于数据流模式的乱序执行AES加密集成电路采用动态数据流结构、对并发操作串行地随机服务，通过增加顺序无关操作的数量和成批处理令牌提高不确定度．其中采用了新的令牌暂存-匹配-发射结构完成令牌的同步和对随机执行的控制．实验芯片的所有操作均实现了不确定执行，可以抵抗样本数小于15000的相关功耗分析攻击，芯片功耗低于所知的其它抗功耗分析攻击AES芯片．