论文部分内容阅读
为了提高DLMS自适应滤波器的处理速度、降低其FPGA实现时所消耗的逻辑资源,提出了一种特殊DA方案.此方案基本结构主要包含Ⅰ-LUT和K-LUT两个模块,前者用于存放输入采样值的所有可能组合之和,后者用于更新该滤波器的权值并且计算其输出信号.Matlab软件仿真验证了该自适应滤波器设计的可行性和正确性,Quartus Ⅱ硬件仿真证明,基于此DA方案的自适应滤波器比基于通常的MAC方案的自适应滤波器具有更高的处理速度且消耗更少的逻辑资源.