论文部分内容阅读
针对RS(reed-so lom on)解码器在HDTV解调芯片中的应用,从运算子模块的优化开始,直至对整体电路的结构提出几种优化方法,解决了电路规模过大,结构过于复杂的问题。在优化过程中对常数乘法器采用了对相同运算逻辑的复用,使用分时复用对整体电路结构作出的简化,在设计中应用了读写分离的双口SRAM提高了电路速度。优化后的电路符合HDTV解调芯片的性能要求,成功实现了对RS(204,188)的解码纠错,同时缩小了电路规模、减小了复杂程度,降低了成本。