论文部分内容阅读
提出并实现了一种用于JPEG2000编码芯片中高速Tierl编码器的并行流水结构。该编码器采用了双位平面并行编码、通道扫描的流水控制、状态变量实时产生电路以及列内并行上下文生成等技术，实现了一种0状态存储器的多并行流水位平面编码器；并行同步流水的多记号输入算术编码器以及不定算术编码周期下的多输入同步读取电路，使算术编码速度平均为1.3上下文编码记号对／时钟；对算术编码产生的压缩码流存储呈高效的宏流水线结构。该编码器在100MHz工作时钟下，最高编码速度为85M小波系数／s。用SMIC 0．25μm工艺库综