论文部分内容阅读
FPGA或者CPLD之间传输数据，当数据线数量无法满足数据并行传输时，便将数据并串转换后，进行串行传输，然后再将数据串并转换为并行数据；本文使用Verilog语言实现了任意位并行数据的并串转换和串行发送模块，以及实现了接收和串并转换模块，通过串行通信实现任意位并行数据的传输；进行了仿真，并且应用于实际FPGA之间的通信中，截取了实际波形。