论文部分内容阅读
逻辑内建自测(LogicBIST)测试结构是今后系统芯片(SOC)设计中芯片测试的发展方向.由于LFSR(线性反馈移位寄存器)生成的伪随机序列的高相关性导致故障覆盖率达不到要求,采用移相器可以降低随机序列的空间相关性,提高LogicBIST的故障覆盖率.本文分析了移相器的数学理论并提出了移相器设计与优化算法.该算法可以得到最小时延与面积代价下的高效移相器.