论文部分内容阅读
摘要：存储器是模型计算机设计的重要组成部分。该文对单总线和多总线的设计思路做了详细分析，并且设计了相关的外围电路。通过多次实验，实现了多总线存储器的设计，达到了预期的效果。
关键词：存储器；总线；总线结构；电路设计
中图分类号：TP334 文献标识码：A文章编号：1009-3044(2011)31-0000-00
计算机组成原理是计算机专业的核心课程之一。该课程涉及的预备知识较多，需要有数字电路、汇编语言、模拟电路、程序设计等课程的支撑，对学生的综合理解能力要求较高。模型机设计是课程重要的实践环节，学生只有亲自参与到模型机的设计中来，才能从根本上理解计算机的工作原理。
单总线结构采用分时复用的方法实现信息的传输，但是此方法需要在输入地址和数据时对控制信号进行不断的切换，这就增加了学生的理解难度，在实验时经常出现混淆地址、数据的情况。因此，我们对数据通路进行了重新设计，采用多总线结构，实现了数据总线和地址总线的分离。大大降低了学生的理解难度，提高了做实验的效率。
1 存储器的总体设计
存储器的工作过程就是信息的读出和写入的过程，各种数据、地址、控制信息在数据通路上的传送是非常频繁的，所以让这些信息有条不紊的进行传送就显得非常重要。采用总线的方法可以提高数据通路的传送能力和传送的可靠性。下表格为采用单、多总线结构的比较情况，为了便于学生更好的进行实验，我们采用多总线的结构，并以存储体为中心，重新设计外围数据通路。
表1 单、多总线比较图
2 存储器的详细设计
存储器是实现程序的存储控制的主要设备。我们通过存储器实验的设计旨在模拟主存储器与CPU的连接，让学生们切身体会到主存与处理器数据的读写过程，加深对存储器部分的理解。图2和图3为存储器与外部数据通路连接情况。
数据输入部分分为数据输入（包括开关组和三态门），数据缓冲器，显示装置和连接存储体的总线。其中连接存储体的数据通路为双向通路，他既可以写入存储体，又可以从存储器中读出数据，通过对八三态门244引脚的电平触发，保证数据能够正确传送到数据总线上，273在此充当数据缓冲器，通过对8D触发器控制引脚的电平输出，可以将数据总线的数据在显示装置上得以显示。
在地址输入部分中，包含地址信息输入（包括开关组和三态门），程序计数器，地址缓冲寄存器，显示装置，地址寄存器，连接存储体的地址总线。其中，地址寄存器用来保存当前访问的内存单元的地址。
3 多总线存储器实验的读写步骤
为了 存储器能够按照实验要求正确进行读写和保证改进后数据通路的可行性，我们将详细的操作步骤陈列如下：
3.1 写入操作步骤
1）置地址：74ls244三态门 G#置高，在A0-A7上输入地址,6116片选信号CS#置高，W#/R置高。
2）地址上总线及显示：三态门G#置低，地址上总线，然后置计数器161信号控制端CR#为高，LD为低，在CK端置高，使地址总线上的地址到达74ls273,置MAR的CR#为高，在CK端置高，地址指向存储单元，同时观察地址总线上的地址显示灯是否为输入的地址信息。
3）置数据：在数据开关上，置74ls244三态门G#为高，然后在D0-D7上输入所要存储的数据，G#置低，数据进入数据总线。
4）数据显示：在数据缓冲寄存器74ls273上，置CR#为高，给CK端一个上升沿，观看数据等显示是否正确。
5）数据写入：存储体片选信号CS#置低，读写信号W#/R置低，此时数据写入了地址所指示的存储体中的存储单元，写入后为了防止刚写入的数据信息丢失，应该马上置6116的片选信号CS#为高。
6）数据连续写入的方法：给计数器161上的LD信号置高，CK给一个上升沿，则地址自动加1，指向第二个存储单元。然后转步骤3）、4），可以实现数据连续写入存储器的操作。
3.2 读取操作步骤
读取数据的步骤如图5所示。
1）置地址：在地址输入开关上先置三态门74ls244的G#为高，在A0-A7上置地址，G#置低，地址数据上总线。
2) 地址上总线及显示:在计数器74ls161上置LD为低，CK给一个上升沿，地址信息进入地址寄存器74ls273，置MAR的CR#为高，CK给一个上升沿，选中存储器的存储单元，并且观察地址等显示是否正确。
3) 数据读出：地址选中后，关掉数据开关上的三态门，置G#为高，存储体6116上的片选信号CS#为低，读写控制信号W#/R为高，所选存储单元的数据从存储器中读出。
4）数据显示：数据读出后，数据缓冲器上的控制信号CR#置高，给CK一个上升沿，查看数据灯的显示。对比显示数据是否为写入该存储单元的数据，检查结束后，置片选信号CS#为高。
5）数据连续显示：计数器上74ls161上的LD信号置高电平，地址自动加1，给地址寄存器上CK一个上升沿，指向下一个存储单元。转步骤3）和4），实现数据的连续读出。
4 结束语
本文阐述了基于模型机的多总线结构存储器的实验设计方法，重点论述了总线数据通路的设计和具体的实验操作流程。经过我们的改进和学生的实验，达到了对实验改进的目的，取得了预期效果。
参考文献：
[1] 耿恒山.计算机组成原理[M].北京:机械工业出版社,2009.
[2] 梁淼.数字电子技术[M],北京:机械工业出版社,2004.
[3] 王晓兰.JZYL-II型计算机组成原理实验平台研制与开发[J].实验室研究与探索,2009,28(9):80-82.
[4] 乔道迹.《计算机组成原理》课程复杂模型机的深度开发[J].装备制造技术,2009,(5):114-117.
收稿日期：2011-07-15
作者简介：安锋（1984- ）男，河北邯郸人，河北工业大学研究生，从事计算机智能控制和嵌入式方面的研究。
关键词：存储器；总线；总线结构；电路设计
中图分类号：TP334 文献标识码：A文章编号：1009-3044(2011)31-0000-00
计算机组成原理是计算机专业的核心课程之一。该课程涉及的预备知识较多，需要有数字电路、汇编语言、模拟电路、程序设计等课程的支撑，对学生的综合理解能力要求较高。模型机设计是课程重要的实践环节，学生只有亲自参与到模型机的设计中来，才能从根本上理解计算机的工作原理。
单总线结构采用分时复用的方法实现信息的传输，但是此方法需要在输入地址和数据时对控制信号进行不断的切换，这就增加了学生的理解难度，在实验时经常出现混淆地址、数据的情况。因此，我们对数据通路进行了重新设计，采用多总线结构，实现了数据总线和地址总线的分离。大大降低了学生的理解难度，提高了做实验的效率。
1 存储器的总体设计
存储器的工作过程就是信息的读出和写入的过程，各种数据、地址、控制信息在数据通路上的传送是非常频繁的，所以让这些信息有条不紊的进行传送就显得非常重要。采用总线的方法可以提高数据通路的传送能力和传送的可靠性。下表格为采用单、多总线结构的比较情况，为了便于学生更好的进行实验，我们采用多总线的结构，并以存储体为中心，重新设计外围数据通路。
表1 单、多总线比较图
2 存储器的详细设计
存储器是实现程序的存储控制的主要设备。我们通过存储器实验的设计旨在模拟主存储器与CPU的连接，让学生们切身体会到主存与处理器数据的读写过程，加深对存储器部分的理解。图2和图3为存储器与外部数据通路连接情况。
数据输入部分分为数据输入（包括开关组和三态门），数据缓冲器，显示装置和连接存储体的总线。其中连接存储体的数据通路为双向通路，他既可以写入存储体，又可以从存储器中读出数据，通过对八三态门244引脚的电平触发，保证数据能够正确传送到数据总线上，273在此充当数据缓冲器，通过对8D触发器控制引脚的电平输出，可以将数据总线的数据在显示装置上得以显示。
在地址输入部分中，包含地址信息输入（包括开关组和三态门），程序计数器，地址缓冲寄存器，显示装置，地址寄存器，连接存储体的地址总线。其中，地址寄存器用来保存当前访问的内存单元的地址。
3 多总线存储器实验的读写步骤
为了 存储器能够按照实验要求正确进行读写和保证改进后数据通路的可行性，我们将详细的操作步骤陈列如下：
3.1 写入操作步骤
1）置地址：74ls244三态门 G#置高，在A0-A7上输入地址,6116片选信号CS#置高，W#/R置高。
2）地址上总线及显示：三态门G#置低，地址上总线，然后置计数器161信号控制端CR#为高，LD为低，在CK端置高，使地址总线上的地址到达74ls273,置MAR的CR#为高，在CK端置高，地址指向存储单元，同时观察地址总线上的地址显示灯是否为输入的地址信息。
3）置数据：在数据开关上，置74ls244三态门G#为高，然后在D0-D7上输入所要存储的数据，G#置低，数据进入数据总线。
4）数据显示：在数据缓冲寄存器74ls273上，置CR#为高，给CK端一个上升沿，观看数据等显示是否正确。
5）数据写入：存储体片选信号CS#置低，读写信号W#/R置低，此时数据写入了地址所指示的存储体中的存储单元，写入后为了防止刚写入的数据信息丢失，应该马上置6116的片选信号CS#为高。
6）数据连续写入的方法：给计数器161上的LD信号置高，CK给一个上升沿，则地址自动加1，指向第二个存储单元。然后转步骤3）、4），可以实现数据连续写入存储器的操作。
3.2 读取操作步骤
读取数据的步骤如图5所示。
1）置地址：在地址输入开关上先置三态门74ls244的G#为高，在A0-A7上置地址，G#置低，地址数据上总线。
2) 地址上总线及显示:在计数器74ls161上置LD为低，CK给一个上升沿，地址信息进入地址寄存器74ls273，置MAR的CR#为高，CK给一个上升沿，选中存储器的存储单元，并且观察地址等显示是否正确。
3) 数据读出：地址选中后，关掉数据开关上的三态门，置G#为高，存储体6116上的片选信号CS#为低，读写控制信号W#/R为高，所选存储单元的数据从存储器中读出。
4）数据显示：数据读出后，数据缓冲器上的控制信号CR#置高，给CK一个上升沿，查看数据灯的显示。对比显示数据是否为写入该存储单元的数据，检查结束后，置片选信号CS#为高。
5）数据连续显示：计数器上74ls161上的LD信号置高电平，地址自动加1，给地址寄存器上CK一个上升沿，指向下一个存储单元。转步骤3）和4），实现数据的连续读出。
4 结束语
本文阐述了基于模型机的多总线结构存储器的实验设计方法，重点论述了总线数据通路的设计和具体的实验操作流程。经过我们的改进和学生的实验，达到了对实验改进的目的，取得了预期效果。
参考文献：
[1] 耿恒山.计算机组成原理[M].北京:机械工业出版社,2009.
[2] 梁淼.数字电子技术[M],北京:机械工业出版社,2004.
[3] 王晓兰.JZYL-II型计算机组成原理实验平台研制与开发[J].实验室研究与探索,2009,28(9):80-82.
[4] 乔道迹.《计算机组成原理》课程复杂模型机的深度开发[J].装备制造技术,2009,(5):114-117.
收稿日期：2011-07-15
作者简介：安锋（1984- ）男，河北邯郸人，河北工业大学研究生，从事计算机智能控制和嵌入式方面的研究。