论文部分内容阅读
在原来老式电路设计的基础上，用CPLD设计出新的高精度高速数字频率计电路。同时在该设计里还进行了扩展，加入了一块单片机，一个串行接口，一个USB接口。该设计比以前老式的设计有较大改进，使数字频率计具有高精度和高速的特点。由于采用了CPLD芯片取代传统的中小规模集成块，简化了PCB设计、降低了噪声干扰、实现了线路互联的较短延时，保证了实际采样频率达到了设计要求。