论文部分内容阅读
摘要：本文介绍了基于DSP的高速扩频通信系统的构成，详细讨论了系统构成中的关键技术问题，并给出了具体解决方案。
关键词：扩频；PN码；DSP；交织／解交织
概述
扩频通信(spread Spectrum Communication)作为一种新型的通信体系，是通信领域的一个重要发展方向。它是用PN码对传输的信息进行调制，将其频谱扩展后再传输，而在接收端使用相同的PN码对接收到的信息进行解调，恢复原始信息的一种通信方式。扩频通信可使信噪比改善10到30多分贝，而且具有抗噪声、抗干扰、抗衰落、抗多径能力，可以采用码分多址实现多址通信，易于多媒体通信组网，具有良好的安全通信能力等诸多优点，已在民用和军事中被广泛应用。
PN码的选取与捕获
在扩频通信系统中，PN码的选取对整个系统的性能影响极大，它直接关系到系统的增益、抗干扰能力、多址容量等重要参数，是系统设计时首先要确定的。在扩频通信系统中常用的PN码有以下几种：
·GOLD码，它具有最好的自相关特性，而且码型很多，广泛应用于码分多址系统中，它可由两个m序列码异或产生；
·m序列码，即最大长度序列码，可通过线性反馈移位寄存器产生，以下是几个常用的本原多项式：
N=4：Gl=l+x+x4
N=6：GI=I+x+x6
N=8：G1=l+x2+x3+x4+x8
N=10：GI=I+x3+x10
·巴克码，例如11位巴克码是10110111000，13位巴克码是1111100110101；它多用于短距离高速通信系统；
·C／A码，是一种改良的GOLD码，长度为1023，产生的两个多项式是：
Gl=l+x3+x10
G2=1+X2+X3+X6+X8+X9+X10
目前用于全球导航定位系统(GPS)中。
由于GOLD码的码型众多，而且其自相关和互相关特性与生成它的m序列码一样，因此在扩频系统中被广泛采用，本系统也采用GOLD码。
PN码的捕获一般采用相关法，可以由硬件或软件完成。在用硬件实现时，可用FPGA做出多个相关器，实现快速捕获。这里主要讨论利用DSP的高速运算能力，软件实现PN码的捕获，使用的方法是滑动相关法(数据区块滑动相关)。以255序列捕获为例，捕获算法采用快速傅里耶变换，每次取255个采样数据，加O补足256后，进行蝶形运算，找出相关峰的位置，从而完成PN码的捕获和解算。在寻找相关峰时，可以序列周期的一半为步长取缓冲区中的数据，可达到快速捕获的目的。
交织／解交织
在高速扩频通信系统中，由于数据速率的限制，码周期不可能选的太长，因此为进一步减小系统的误码率，提高系统性能，常利用交织的方法，将突发的错误离散化。考虑到DSP的运算能力和系统对实时性的要求，为减小延迟时间，交织深度不宜过大，这里应用的是交织深度固定的矩阵交织／解交织器。
·交织方法如图1所示。
其中R1－R2表示从第l行变到第2行。
·解交织方法如图2所示。
系统构成及主要器件性能
本系统主要包括射频前端、数据采集、数字信号处理、管理控制等部分，如图3所示。
TMS320VC541 6
TMS320VC5416是TI 54x系列DSP中功能较强的一种定点DSP芯片。它有64K字的数据空间和64K字的程序空间，而且必要时可以复用。由于它的程序区和数据区都很大，因此特别适用于做通信系统的数据处理。片上的外围设备有6个独立的DMA控制器，3个多用途缓冲串行口(McBSPs)，以及增强的16位HPI口。
在进行FFT运算以及交织／解交织运算时，需要很大的临时数据运算缓冲区，本系统占用的DSP数据缓冲区达32k以上，可以说是充分利用了DSP的资源。TMS320VC5416的时钟频率可达160MHz，执行一条指令的时间仅需7ns左右，其数据区的访问在一个时钟周期内可进行两次，并且有特别适合进行矩阵运算的并行指令，大大减少了软件解算的时间。
AD9201
AD9201是一个完整的10位双通道，20MSPS的CMOS型A／D转换器，特别为两个A／D转换器的匹配应用而优化(例如通信应用中的I／Q信道)。每个ADC的输入端包含一个采样保持和输入缓冲器。不需要外部的缓冲器。单电源工作，具有片上参考电压源。20M的采样率和240MHz的输入带宽使其既可在窄带系统中应用也可在扩展频谱系统中应用。ADC采用多级传递体系，保证不出现漏码。
高速数据采集的设计
在本系统中，设计数据通信速率为9．6Kbps，因此，扩频后的码片速率高达3Mbps以上，有大量的数据需要进行实时处理，因此就需要一个高效的数据采集方法，无主机干预的自主采集无疑是一个高效的方法。利用5416的HPI口，采用非复用模式。在数据存储器中开辟一定大小的数据缓冲区就可以实现此目的，并且这个缓冲区是一个环形的。
存储器配置：设置数据缓冲区从800H~FFFH(图4)，共2K字。当写至C00H、800H时分别输出中断信号，便于DSP根据数据更新进度进行计算。当然也可以设置更大的数据缓冲区(依器件的容量而定)。缓冲区中的数据放置情况是：路数据和Q路数据交替放置，在取数计算时要隔字取数。图5示出高速数据自动采集的电路硬件图。
结语
高速数据自动采集的电路硬件图
基于DSP的高速扩频通信系统，不但结构紧凑，而且充分发挥了DSP的数据处理能力，具有较高的性能价格比。通过本系统在某通信系统中的应用，取得了良好的效果。
关键词：扩频；PN码；DSP；交织／解交织
概述
扩频通信(spread Spectrum Communication)作为一种新型的通信体系，是通信领域的一个重要发展方向。它是用PN码对传输的信息进行调制，将其频谱扩展后再传输，而在接收端使用相同的PN码对接收到的信息进行解调，恢复原始信息的一种通信方式。扩频通信可使信噪比改善10到30多分贝，而且具有抗噪声、抗干扰、抗衰落、抗多径能力，可以采用码分多址实现多址通信，易于多媒体通信组网，具有良好的安全通信能力等诸多优点，已在民用和军事中被广泛应用。
PN码的选取与捕获
在扩频通信系统中，PN码的选取对整个系统的性能影响极大，它直接关系到系统的增益、抗干扰能力、多址容量等重要参数，是系统设计时首先要确定的。在扩频通信系统中常用的PN码有以下几种：
·GOLD码，它具有最好的自相关特性，而且码型很多，广泛应用于码分多址系统中，它可由两个m序列码异或产生；
·m序列码，即最大长度序列码，可通过线性反馈移位寄存器产生，以下是几个常用的本原多项式：
N=4：Gl=l+x+x4
N=6：GI=I+x+x6
N=8：G1=l+x2+x3+x4+x8
N=10：GI=I+x3+x10
·巴克码，例如11位巴克码是10110111000，13位巴克码是1111100110101；它多用于短距离高速通信系统；
·C／A码，是一种改良的GOLD码，长度为1023，产生的两个多项式是：
Gl=l+x3+x10
G2=1+X2+X3+X6+X8+X9+X10
目前用于全球导航定位系统(GPS)中。
由于GOLD码的码型众多，而且其自相关和互相关特性与生成它的m序列码一样，因此在扩频系统中被广泛采用，本系统也采用GOLD码。
PN码的捕获一般采用相关法，可以由硬件或软件完成。在用硬件实现时，可用FPGA做出多个相关器，实现快速捕获。这里主要讨论利用DSP的高速运算能力，软件实现PN码的捕获，使用的方法是滑动相关法(数据区块滑动相关)。以255序列捕获为例，捕获算法采用快速傅里耶变换，每次取255个采样数据，加O补足256后，进行蝶形运算，找出相关峰的位置，从而完成PN码的捕获和解算。在寻找相关峰时，可以序列周期的一半为步长取缓冲区中的数据，可达到快速捕获的目的。
交织／解交织
在高速扩频通信系统中，由于数据速率的限制，码周期不可能选的太长，因此为进一步减小系统的误码率，提高系统性能，常利用交织的方法，将突发的错误离散化。考虑到DSP的运算能力和系统对实时性的要求，为减小延迟时间，交织深度不宜过大，这里应用的是交织深度固定的矩阵交织／解交织器。
·交织方法如图1所示。
其中R1－R2表示从第l行变到第2行。
·解交织方法如图2所示。
系统构成及主要器件性能
本系统主要包括射频前端、数据采集、数字信号处理、管理控制等部分，如图3所示。
TMS320VC541 6
TMS320VC5416是TI 54x系列DSP中功能较强的一种定点DSP芯片。它有64K字的数据空间和64K字的程序空间，而且必要时可以复用。由于它的程序区和数据区都很大，因此特别适用于做通信系统的数据处理。片上的外围设备有6个独立的DMA控制器，3个多用途缓冲串行口(McBSPs)，以及增强的16位HPI口。
在进行FFT运算以及交织／解交织运算时，需要很大的临时数据运算缓冲区，本系统占用的DSP数据缓冲区达32k以上，可以说是充分利用了DSP的资源。TMS320VC5416的时钟频率可达160MHz，执行一条指令的时间仅需7ns左右，其数据区的访问在一个时钟周期内可进行两次，并且有特别适合进行矩阵运算的并行指令，大大减少了软件解算的时间。
AD9201
AD9201是一个完整的10位双通道，20MSPS的CMOS型A／D转换器，特别为两个A／D转换器的匹配应用而优化(例如通信应用中的I／Q信道)。每个ADC的输入端包含一个采样保持和输入缓冲器。不需要外部的缓冲器。单电源工作，具有片上参考电压源。20M的采样率和240MHz的输入带宽使其既可在窄带系统中应用也可在扩展频谱系统中应用。ADC采用多级传递体系，保证不出现漏码。
高速数据采集的设计
在本系统中，设计数据通信速率为9．6Kbps，因此，扩频后的码片速率高达3Mbps以上，有大量的数据需要进行实时处理，因此就需要一个高效的数据采集方法，无主机干预的自主采集无疑是一个高效的方法。利用5416的HPI口，采用非复用模式。在数据存储器中开辟一定大小的数据缓冲区就可以实现此目的，并且这个缓冲区是一个环形的。
存储器配置：设置数据缓冲区从800H~FFFH(图4)，共2K字。当写至C00H、800H时分别输出中断信号，便于DSP根据数据更新进度进行计算。当然也可以设置更大的数据缓冲区(依器件的容量而定)。缓冲区中的数据放置情况是：路数据和Q路数据交替放置，在取数计算时要隔字取数。图5示出高速数据自动采集的电路硬件图。
结语
高速数据自动采集的电路硬件图
基于DSP的高速扩频通信系统，不但结构紧凑，而且充分发挥了DSP的数据处理能力，具有较高的性能价格比。通过本系统在某通信系统中的应用，取得了良好的效果。