论文部分内容阅读
介绍了一种适用于高清晰度电视解码芯片的MPEG2标准逆量化器的VLI的设计和实现方法.采用了快速的wallace-booth乘法器提高电路的计算速度.在75 MHz时钟频率下,用Synopsys软件进行仿真,在0.35μ m工艺CMOS单元库下进行综合.电路规模为3500门左右,关键路径延时为10.3ns,其性能完全满足高清晰度数字电视解码要求.