【摘 要】
：
分析了助听器芯片中∑-△ADC的降采样滤波器、上采样滤波器的原理及实现技术.优化滤波器结构和滤波器系数,降低了芯片面积.采用可编程配置的滤波器系数,实现通带平坦度与过渡带带宽、采样率之间的动态切换.采用SMIC 130 nm 1P8M CMOS工艺进行了MPW流片验证.结果 表明,该滤波器可支持16 kHz、32 kHz采样率,满足不同采样率助听器DSP的需求.级联后滤波器的通带纹波为0.001 dB,阻带衰减达80 dB,群延时之和最大值为3.877 ms,满足助听器信号转换电路的要求.
【机 构】
：
中国科学院半导体研究所,北京100083;中国科学院大学材料与光电研究中心&微电子学院,北京100083;射频集成电路与系统北京市重点实验室,北京100083;中国科学院半导体研究所,北京100083
论文部分内容阅读
分析了助听器芯片中∑-△ADC的降采样滤波器、上采样滤波器的原理及实现技术.优化滤波器结构和滤波器系数,降低了芯片面积.采用可编程配置的滤波器系数,实现通带平坦度与过渡带带宽、采样率之间的动态切换.采用SMIC 130 nm 1P8M CMOS工艺进行了MPW流片验证.结果 表明,该滤波器可支持16 kHz、32 kHz采样率,满足不同采样率助听器DSP的需求.级联后滤波器的通带纹波为0.001 dB,阻带衰减达80 dB,群延时之和最大值为3.877 ms,满足助听器信号转换电路的要求.
其他文献
基于SMIC 0.18 μm CMOS工艺,设计了一种应用于自适应系统的可重构2阶∑-△调制器.引入动态电压调整技术,研究了不同输入信号下如何通过降低电源电压来节省ADC功耗.首先在Simulink下对非理想参数进行数学建模和分析,然后在Cadence下完成电路设计,并完成版图设计和后仿真.除了采用运放的差分对宽长比和尾电流等传统调整方案,本设计还可根据输入信号的幅度调整电源电压,进一步提高系统灵活性.仿真结果表明,在系统有效位数要求为12 bit时,使用3.3V电源电压供电的功耗为123 μW,电压降为
仿真研究了300 V抗辐射功率VDMOS器件在不同缓冲层浓度、不同LET值下单粒子烧毁(SEB)效应的温度特性.结果 表明,SEB的温度特性与LET值相关,LET值较小时(0.1 pC/μm),SEB电压呈正温度系数特性;LET值较大时(1 pC/μm),SEB电压呈负温度系数特性.重点分析了1 pC/μm LET时离化强度大的条件下SEB电压的碰撞电离分布和晶格温度分布,分析发现,功率VDMOS颈区JFET/P阱的pn结是SEB效应薄弱点,这得到了实验结果的验证.本模型计算的结果表明,当LET值大、器件
针对MEMS系统中硅通孔(TSV)的热可靠性,利用快速热处理技术(RTP)进行了温度影响的实验分析.通过有限元分析(FEA)方法得到不同温度热处理后TSV结构的变化趋势,利用RTP对实验样品进行了不同温度的热处理实验,使用扫描电子显微镜和光学轮廓仪表征了样品发生的变化.结果 表明,热处理后TSV中Cu柱的凸起程度与表面粗糙度均随热处理温度的升高而增加,多次重复热处理与单次热处理的结果基本相同.该项研究为TSV应用于极端环境下MEMS小型化封装提供了一种解决方案.
针对CSOP10型陶瓷封装集成电路热特性参数随芯片面积的变化规律,运用仿真分析、理论计算、试验相结合的方法展开研究.结果 表明,仿真分析与理论计算、试验的误差在合理范围内;随着芯片面积增大,CSOP10型陶瓷封装集成电路的结-壳热阻、结-环境热阻、结-壳热特性三种热特性参数随之减小,变化趋势减缓,数值趋于稳定.
引线成形技术是高可靠性电子元器件适应热循环、振动等恶劣环境的有效手段.基于典型大尺寸CQFP64封装及有限元方法,文章开展了“Ω”型引线成形研究.在热循环条件下,分析成形参数对封装引线和焊料等效应力的影响规律,进而提出较优的成形参数组合并进行对应的焊点疲劳寿命预计.结果 表明,“Ω”型引线成形对温度应力的释放能力较“Z”型引线成形更弱,但仍能满足使用要求.
针对传统衰减器体积大、反应时间长、可靠性差等问题,提出了一种基于氮化钽薄膜电阻的MEMS衰减器.根据π型衰减网路理论计算得到各个电阻的阻值,并计算各个电阻的仿真尺寸.利用HFSS 15.0电磁波仿真软件对衰减器结构进行仿真计算并优化.通过修改磁控溅射参数制备稳定的氮化钽薄膜电阻,在此基础上制作MEMS衰减器.采用矢量网络分析仪和探针台进行衰减器射频性能测试.测试结果表明,在0.1～20 GHz频率范围内,衰减器的回波损耗大于12.4 dB,插入损耗小于2.1 dB,衰减精度小于5 dB.衰减器整体尺寸为2
提出了一种具有动态参考功能的高灵敏度、超低功耗PWM比较电路.该电路采用动态参考和多路径正反馈动态比较器,使连续的输入信号比较后生成一串离散数字信号,逻辑处理后转成占空比变化的脉冲.基于65 nm CMOS工艺,在1.2V电源电压、200 MHz时钟频率下,对该电路进行了验证.结果 表明,该电路的整体延迟时间有所增加,平均电流为5.958 μA,分辨率为800μV.功耗仅8.1 μW,为传统静态PWM比较器的5.2％.
提出了一种数字恒定导通时间(COT)控制的DC-DC Buck变换器.通过跨导放大器、流控振荡器(CCO)和数字滤波器对电感电流进行采样,形成电流内环.在基于ADC、PI补偿器的电压外环输出信号上叠加由误差电流、CCO产生的斜坡补偿信号,最终形成双环控制的Buck变换器电路.提出的数字谷值电流模COT控制方法采用数字电流内环和额外的斜坡补偿方式,加快了电路的瞬态响应,同时保持了数字电源高输出精度的特性.该Buck变换器在输入电压5V、输出电压3.3V、开关频率1 MHz下进行了仿真验证.仿真结果表明,负载
集成电路规模的急剧增大显著加了测试成本.针对集成电路测试成本过高的问题,提出了一种适应性测试方法.将最小冗余最大相关算法与BP神经网络相结合.首先通过最小冗余最大相关算法选择重要的测试项,仅测试重要的测试项并组成特征集合,然后使用BP神经网络模型预测测试结果.实验结果表明,相较于传统测试方法,该方法以牺牲0.1％的测试逃逸率为代价,降低了45％以上的测试成本.与其他适应性测试方法相比,该方法的测试逃逸降低91％以上,可以在测试成本和测试质量之间选择最优解.
In order to enlarge the size of bulk metallic glasses (BMGs), two Cu36Zr48Al8Ag8 BMGs plates were successfully welded by friction stir welding (FSW) without obvious crystallization. The effect of friction stir welding on microstructure and mechanical prop