基于FPGA的TOE网卡设计与实现

来源 :计算机工程 | 被引量 : 0次 | 上传用户：kuofa

【摘要】

：

为进一步减轻CPU的负担,有效增加系统性能,描述一种基于FPGA的TCP减负引擎系统的设计与实现.该TOE网卡将邵分TCP协议软件处理下移到FPGA中实现,以硬件的方法实现报文分类和TC

【作者】

：

【机构】

：

中国科学院计算技术研究所,北京,100190

【出处】

：

计算机工程

【发表日期】

：

2004年期

【关键词】

：

下载到本地 , 更方便阅读

下载此文赞助VIP

声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架

论文部分内容阅读

为进一步减轻CPU的负担,有效增加系统性能,描述一种基于FPGA的TCP减负引擎系统的设计与实现.该TOE网卡将邵分TCP协议软件处理下移到FPGA中实现,以硬件的方法实现报文分类和TCP流还原等流量处理功能.实验数据表明,使用TOE网卡可以大幅降低主机的CPU占用率.

其他文献

介绍RapidIO协议和以MPC8641D处理器及Tsi578交换芯片组成的RapidIO互连系统硬件平台,在此平台上进行基于VxWorks操作系统的RapidIO驱动开发,实现RapidIO的主要功能,如读写、

期刊