论文部分内容阅读
介绍了利用0.18 μm CMOS工艺实现了应用于光纤传输系统SDH STM-64级别的时钟和数据恢复电路.采用了电荷泵锁相环(CPPLL)结构,CPPLL中的鉴相器能够鉴测相位产生超前滞后逻辑,采样数据具有1∶2分接的功能.振荡器采用全集成LC压控振荡器,鉴相器采用半速率的结构.对应于10 Gb/s的PRBS数据(231-1),恢复出的5 GHz时钟的相位噪声为-112 dBc/Hz@1 MHz,同时10 Gb/s的PRBS数据分接出两路5 Gb/s数据.芯片面积仅为1.00 mm×0.8 m