论文部分内容阅读
基于不同技术或来自不同厂家的MOSFET，即使RDS(ON)和BVDSS值相接近，也可能在耐雪崩(Avalanche)／UIS能力方面存在很大差异。耐雪崩／UIS能力是许多不同参数的复杂函数，主要取决于裸片尺寸，但也受其它参数影响。大多数产品资料都采用EAS值来表示UIS能力，但EAS值本身并不是比较UIS能力的好方法。有些器件的参数是在额定电流下测量的，另一些则是在额定电流的几分之一情况下测量的。有些厂家提供很多关于UIS测试的数据，但有的却只提供EAS指标值。一股来说，唯一共同的参数就只有25℃时的TJ(sTART)值。由于这个原因，UIS能力的比较似乎很难进行。但现在有一种简单的方法，可根据产品的技术指标数据进行颇为精确的比较。
在讨论耐雪崩／UIS能力比较的问题前，先就所涉及的物理作个概述。当今的耐雪崩MOSFET可在一定程度上承受未箝位电感性开关(UIS)事件造成的电涌。基本上，器件在关断或关断过程中不得不让通常存储在电感中的电流通过，而且，该电感产生大干BVDSS的电压被施加在漏极和源极之间；这情况便称为雪崩。在这种应力下，器件抑制了寄生双极型晶体管(BJT)的导通。在现在的耐雪崩MOSFET中，UIS失效由温度过高所引发，意味着MOSFET的某些部分过热。随着MOSFET裸片变热，其击穿电压增加。这即是说在雪崩情况下，温度最高的地方将在MOSFET表面移动。这将有助于在裸片表面散热。如果裸片尺寸小，整个表面很快就会非常热。裸片越大，部件在雪崩情况下的存活时间越长。假如热量产生的速度很快(大电流脉冲)，那么热量从热源散开的速度可能不够快，令到温度迅速上升。明显的问题是怎样的热才算过热。答案与外延掺杂的浓度相关，即与N沟道MOSFET中的Nd掺杂浓度或P沟道MOSFET中的Na掺杂浓度有关。过热的温度并非TjMAX，而是本征温度。
随着硅片加热，背景空穴电子对(即本征载流子浓度ni)将会增加。经验数据表明，对于硅半导体，ni和温度之间的关系可由公式1表示。 ni=3．88E16(T1．5)exp(-7000／T)cm-3(T为Kelvin温度) 公式1
ＴｉｍｅＱｕｅｓｔ时序分析仪为ＦＰＧＡ设计分析提供分析提供自然的ＳＤＣ支持
公式1表明由热运动产生的载流子浓度(ni)随温度提高而增加。当这些由热运动产生的载流子大大超过掺杂原子，将出现自由载流子。若此时有电场存在，就会形成电流。当ni大干或等于Nd浓度，对N沟道MOSEFET来说，
掺杂不会再起作用，而硅半导体将恢复其本征行为。因此，ni=Nd时的温度叫做本征温度。简言之，当温度达到本征温度时，器件将失效。
MOSFET设计人员通过调节外延层电阻率(掺杂浓度的一个函数)和外延掺杂层厚度，达到最低的导通电阻RDson、击穿电压BVDSS和可制造性间的折衷平衡。这些参数的关系如下：
外延层电阻率越大(掺杂浓度较低)，BVDSS越高。
外延层电阻率越低(掺杂浓度较高)，BVDSS越低。
外延层厚度越大，BVDSS越高。
外延层厚度越小，BVDSS越低。
外延层电阻率越大(掺杂浓度较低)，RDSon越大。
外延层厚度越大，RDDSon越大。
因此，对于任何MOSFET设计，性能表现将取决于其掺杂浓度和掺杂层厚度参数。一般来说，在一项技术或单元设计中，MOSFET制造商都希望从一种击穿电压变为另一种击穿电压所需要的变化数目降至最少。在给定的生产技术中，外延层电阻率通常会作为主要的变量，以配合不同的击穿电压器件。
现在，回到雪崩／UIS能力的问题。如图1所示，基于恒定能量来解释耐雪崩能力似乎难以成立。这里需要注意，器件能承受的能量基本都在2000mi以下，并在低端受制于Imax(约200A)，在高端受脉冲限制。 根据恒定能量的概念，从E=I／2LI2的关系“IAB2I／L”中，当将发生雪崩时的双对数坐标图以电流IAS为Y轴、电感L为x轴绘制出来时，预计将可得到斜率为-1／2的直线。如图2所示，耐雪崩能力作为L的函数得到的斜率是一1／3．2，这相当于“IAS3．2αI／L”，而不是“IAB2α1／L”。但若将相同的数据绘制在电流IAS为Y轴，雪崩时间tAU为x轴的双对数坐标图中，得到的斜率为一 1／2。因此，“KUIS＝tAU*12”的关系成立。进一步的研究表明：只要寄生二极管导通机制被抑制，在功率MOSFET上获得的实验结果就与整流电路上获得的结果相类似。因此，功率MOSFET的耐雪崩能力就是其体二极管的耐雪崩能力。图2将同一器件得到的同一套雪崩实验数据，绘制在两套横坐标不同的体系(L和tAV)上；给出了这两种不同观点之间的差别。
明白上述的情况后，在比较不同MOSFET产品的UIS能力时，只需要知道器件的击穿电压(BVDSS)、额定雪崩能量(EAS)以及在测量雪崩能量时的电流(IAS)便可。有了这三个数据和公式2，就可以得出准确比较不同MOSFET的简便方法。
在IAS为Y轴、tAU为x轴的双对数坐标图中绘制出EAS点，然后经过该点作一条斜率为-1／2的直线，就得到MOSFET在允许电流范围内的UIS能力。图3给出了在相同的应用中，三个不同厂家的7种不同(约60V)MOSFET的UIS比较结果；而所有被测产品的RDS(ON)都很接近。
32毫欧器件、来自comp“C”的39毫欧器件，以及43毫欧器件的UIS能力大致相同，因为它们都位于斜率为-1／2的直线上。但每个器件都在不同的额定电流下进行测试，并将实验数据按不同EAS点绘制在数据表中。对于32毫欧器件，使用的是在10A下测到EAS为225mJ时的数据；对于来自comp“C”的39毫欧器件，使用的是在16A下测到EAs为128mJ时的数据；对于43毫欧器件，使用的是在10A下测到EAS为214mJ时的数据。
值得注意的是，39毫欧comp“C”器件在16A下的EAS为128mJ，而39毫欧comp“A”器件在32A下的EAS为350mJ。这两种器件的UIS能力差别很大，但在相同的IAS下，比如20A(因为在相同的应用中，两种器件很可能有相同的电流，比如雪崩电流IAS都为20A)，根据公式2，发现在20A条件下，39毫欧comp“c”器件的EAS为101mJ，而39毫欧comp“A”器件的EAS为546mJ，是前者UIS能力的5倍以上。如果已知BVDSS、额定EAS，以及测量雪崩能量时的电流IAS，并借助公式EAE=0．5*(1．3*BVDSS)*(IAAS)*AVAv，就可以在电流IAE为Y轴、tAV为x轴的双对数坐标图中绘制出EAS数据点。然后通过该点作一条斜率为-1／2的直线，就可得到MOSFET的UIS能力。任何位于该线右上方的工作点都代表超出器件UIS能力的工作状态；而任何位于该线左下方的工作点都代表TJ(sTART)为25℃时器件UIS的能力范围以内。提高TJ(sTART)值会使到斜线将向左下方移动。使用这个方法可以颇为准确地比较采用不同技术或来自不同供货商的耐雪崩功率MOSFET的UIS能力。
在讨论耐雪崩／UIS能力比较的问题前，先就所涉及的物理作个概述。当今的耐雪崩MOSFET可在一定程度上承受未箝位电感性开关(UIS)事件造成的电涌。基本上，器件在关断或关断过程中不得不让通常存储在电感中的电流通过，而且，该电感产生大干BVDSS的电压被施加在漏极和源极之间；这情况便称为雪崩。在这种应力下，器件抑制了寄生双极型晶体管(BJT)的导通。在现在的耐雪崩MOSFET中，UIS失效由温度过高所引发，意味着MOSFET的某些部分过热。随着MOSFET裸片变热，其击穿电压增加。这即是说在雪崩情况下，温度最高的地方将在MOSFET表面移动。这将有助于在裸片表面散热。如果裸片尺寸小，整个表面很快就会非常热。裸片越大，部件在雪崩情况下的存活时间越长。假如热量产生的速度很快(大电流脉冲)，那么热量从热源散开的速度可能不够快，令到温度迅速上升。明显的问题是怎样的热才算过热。答案与外延掺杂的浓度相关，即与N沟道MOSFET中的Nd掺杂浓度或P沟道MOSFET中的Na掺杂浓度有关。过热的温度并非TjMAX，而是本征温度。
随着硅片加热，背景空穴电子对(即本征载流子浓度ni)将会增加。经验数据表明，对于硅半导体，ni和温度之间的关系可由公式1表示。 ni=3．88E16(T1．5)exp(-7000／T)cm-3(T为Kelvin温度) 公式1
ＴｉｍｅＱｕｅｓｔ时序分析仪为ＦＰＧＡ设计分析提供分析提供自然的ＳＤＣ支持
公式1表明由热运动产生的载流子浓度(ni)随温度提高而增加。当这些由热运动产生的载流子大大超过掺杂原子，将出现自由载流子。若此时有电场存在，就会形成电流。当ni大干或等于Nd浓度，对N沟道MOSEFET来说，
掺杂不会再起作用，而硅半导体将恢复其本征行为。因此，ni=Nd时的温度叫做本征温度。简言之，当温度达到本征温度时，器件将失效。
MOSFET设计人员通过调节外延层电阻率(掺杂浓度的一个函数)和外延掺杂层厚度，达到最低的导通电阻RDson、击穿电压BVDSS和可制造性间的折衷平衡。这些参数的关系如下：
外延层电阻率越大(掺杂浓度较低)，BVDSS越高。
外延层电阻率越低(掺杂浓度较高)，BVDSS越低。
外延层厚度越大，BVDSS越高。
外延层厚度越小，BVDSS越低。
外延层电阻率越大(掺杂浓度较低)，RDSon越大。
外延层厚度越大，RDDSon越大。
因此，对于任何MOSFET设计，性能表现将取决于其掺杂浓度和掺杂层厚度参数。一般来说，在一项技术或单元设计中，MOSFET制造商都希望从一种击穿电压变为另一种击穿电压所需要的变化数目降至最少。在给定的生产技术中，外延层电阻率通常会作为主要的变量，以配合不同的击穿电压器件。
现在，回到雪崩／UIS能力的问题。如图1所示，基于恒定能量来解释耐雪崩能力似乎难以成立。这里需要注意，器件能承受的能量基本都在2000mi以下，并在低端受制于Imax(约200A)，在高端受脉冲限制。 根据恒定能量的概念，从E=I／2LI2的关系“IAB2I／L”中，当将发生雪崩时的双对数坐标图以电流IAS为Y轴、电感L为x轴绘制出来时，预计将可得到斜率为-1／2的直线。如图2所示，耐雪崩能力作为L的函数得到的斜率是一1／3．2，这相当于“IAS3．2αI／L”，而不是“IAB2α1／L”。但若将相同的数据绘制在电流IAS为Y轴，雪崩时间tAU为x轴的双对数坐标图中，得到的斜率为一 1／2。因此，“KUIS＝tAU*12”的关系成立。进一步的研究表明：只要寄生二极管导通机制被抑制，在功率MOSFET上获得的实验结果就与整流电路上获得的结果相类似。因此，功率MOSFET的耐雪崩能力就是其体二极管的耐雪崩能力。图2将同一器件得到的同一套雪崩实验数据，绘制在两套横坐标不同的体系(L和tAV)上；给出了这两种不同观点之间的差别。
明白上述的情况后，在比较不同MOSFET产品的UIS能力时，只需要知道器件的击穿电压(BVDSS)、额定雪崩能量(EAS)以及在测量雪崩能量时的电流(IAS)便可。有了这三个数据和公式2，就可以得出准确比较不同MOSFET的简便方法。
在IAS为Y轴、tAU为x轴的双对数坐标图中绘制出EAS点，然后经过该点作一条斜率为-1／2的直线，就得到MOSFET在允许电流范围内的UIS能力。图3给出了在相同的应用中，三个不同厂家的7种不同(约60V)MOSFET的UIS比较结果；而所有被测产品的RDS(ON)都很接近。
32毫欧器件、来自comp“C”的39毫欧器件，以及43毫欧器件的UIS能力大致相同，因为它们都位于斜率为-1／2的直线上。但每个器件都在不同的额定电流下进行测试，并将实验数据按不同EAS点绘制在数据表中。对于32毫欧器件，使用的是在10A下测到EAS为225mJ时的数据；对于来自comp“C”的39毫欧器件，使用的是在16A下测到EAs为128mJ时的数据；对于43毫欧器件，使用的是在10A下测到EAS为214mJ时的数据。
值得注意的是，39毫欧comp“C”器件在16A下的EAS为128mJ，而39毫欧comp“A”器件在32A下的EAS为350mJ。这两种器件的UIS能力差别很大，但在相同的IAS下，比如20A(因为在相同的应用中，两种器件很可能有相同的电流，比如雪崩电流IAS都为20A)，根据公式2，发现在20A条件下，39毫欧comp“c”器件的EAS为101mJ，而39毫欧comp“A”器件的EAS为546mJ，是前者UIS能力的5倍以上。如果已知BVDSS、额定EAS，以及测量雪崩能量时的电流IAS，并借助公式EAE=0．5*(1．3*BVDSS)*(IAAS)*AVAv，就可以在电流IAE为Y轴、tAV为x轴的双对数坐标图中绘制出EAS数据点。然后通过该点作一条斜率为-1／2的直线，就可得到MOSFET的UIS能力。任何位于该线右上方的工作点都代表超出器件UIS能力的工作状态；而任何位于该线左下方的工作点都代表TJ(sTART)为25℃时器件UIS的能力范围以内。提高TJ(sTART)值会使到斜线将向左下方移动。使用这个方法可以颇为准确地比较采用不同技术或来自不同供货商的耐雪崩功率MOSFET的UIS能力。