论文部分内容阅读
在对现有全加器电路研究分析的基础上，提出了基于传输管逻辑的低功耗全加器．所建议的电路采用对称结构平衡电路延迟，削减了毛刺，降低了功耗．采用TSMC 0．24μm CMOS工艺器件参数情况下，对所设计的低功耗全加器进行PSPICE模拟．模拟结果表明，在3．3V和1．8V电源电压下，与已发表的全加器相比，所建议的全加器电路功耗改进可分别高达58．3％和60．8％．