论文部分内容阅读
本文介绍了一种基于ED T的低功耗可测性设计技术，并提出该技术在设置功耗阈值时的优化方案．该低功耗可测性设计技术通过对测试图形进行0填充，使电路在测试过程中的WSA得到有效降低，从31．55％优化到了25．12％．通过设置功耗阈值，降低了测试功耗峰值，实验电路的LST最大值从49．76％优化到21．21％，RST 最大值从45．73％优化到25．00％，并使WSA和SET的最大值得到相应优化．理论研究和实验表明，缩短扫描链长度能够有效提高设置功耗阈值时的测试覆盖率．