论文部分内容阅读
根据IEEE 802.3ae XAUI协议中锁相环的设计指标,基于65 nm CMOS工艺,设计实现了一种高速可编程整数分频器。采用高性能D型触发器对压控振荡器输出时钟进行预分频,分频器由4/5双模预分频器、2 Bit和5 Bit计数器组成,可实现8~131的连续分频比。仿真结果表明,在1 V供电条件下,分频器最高工作频率可达4.375 GHz,消耗电流〈0.4 m A。