论文部分内容阅读
对国内外几种SIMOX硅薄膜样品进行位错密度测量,再用紫外光致荧光法(UVF)对其在集成电路工艺流片前后的Fe、Cu、Ni、Mo等重离子沾污作对比测定,结合SIMOX/MOS管的漏电特性,作了简要的机理分析.结果表明,重离子沾污不但在形成SIMOX结构时产生,在集成电路工艺流片过程中也会发生,并明显影响MOSFET的性能.重金属杂质的沾污程度与SIMOX材料的位错密度密切相关,位错密度可能是沾污重金属原子的吸收中心.要降低重金属杂质的沾污首先必须降低SIMOX材料的位错密度.