搜索筛选:
搜索耗时0.0322秒,为你在为你在61,042,061篇论文里面共找到 5 篇相符的论文内容
发布年度:
[学位论文] 作者:陆园琳,
来源:东南大学 年份:2002
该文设计了基于PCI总线的高速业务接入芯片中的数个核心电路模块:多通道高速HDLC处理器、物理接口模块和多通道高速数据缓冲区的管理和控制模块.其中多通道HDLC处理器芯片模...
[期刊论文] 作者:陆园琳,乔庐峰,王志功,
来源:电子学报 年份:2003
本文详述了由一个具有分时处理能力的HDLC处理器对 12 8逻辑通道数据进行高速、并行、实时处理的设计与实现过程 ,并讨论了其实现关键技术 ,给出了系统中关键结点的功能仿真...
[期刊论文] 作者:乔庐峰,王志功,黄斌,陆园琳,
来源:高技术通讯 年份:2004
设计了一种适合于多用户接入设备的通用128用户PCI-Qbus(Queue bus)桥接器。采用队列和链表结构进行数据收发管理,收发方向上的用户状态信息和桥接器状态信息可以独立传递,能够...
[期刊论文] 作者:乔庐峰, 王志功, 黄斌, 陆园琳,,
来源:电子与信息学报 年份:2005
分析了一种PCI总线上支持多个用户的数据缓冲区管理器电路所采用的电路结构,给出了关键点的仿真波形.从理论上分析了用户的缓冲区分配原则、端口总线带宽、用户最大服务等待...
[期刊论文] 作者:乔庐峰,王志功,陆园琳,黄斌,
来源:通信学报 年份:2005
对一种支持128个用户的PCI总线桥接器电路所采用的电路结构、数据结构进行了分析,给出了总线时钟利用率和用户最大等待时间的分析公式,并在PCI总线规范和对电路进行时序仿真...
相关搜索: