搜索筛选:
搜索耗时0.0740秒,为你在为你在102,285,761篇论文里面共找到 36 篇相符的论文内容
发布年度:
[学位论文] 作者：鲁建壮,,
来源：国防科学技术大学 年份：2005
提高微处理器性能是广大研究者们不懈追求的目标。目前半导体工艺水平的飞速发展，为芯片设计提供了广阔的空间，如何有效利用这些不断增长的片上资源，以更短的时间开发出更快、更......
[会议论文] 作者：刘明;鲁建壮;,
来源：第十九届计算机工程与工艺年会暨第五届微处理器技术论坛 年份：2015
随着IC规模的快速发展，传统的Verilog验证已经难以满足验证的需求。基于SystemVerilog的验证方法学能够快速地找出设计的漏洞，并具有很强的重用性。本文以"M-DSP"内核L2部...
[会议论文] 作者：苏萍;鲁建壮;,
来源：第19届全国信息存储技术学术会议 年份：2013
本文根据多核数字信号处理器(Multi-core DSP)片上存储器的特点，针对其二级缓存/静态随机存储器(L2 Cache/SRAM)采用以下几种策略进行设计和改进：首先去除两级缓存之间的数...
[期刊论文] 作者：刘蓬侠, 鲁建壮,,
来源：微电子学与计算机 年份：2011
文中提出了一种利用处理器的指令系统编写特定程序,通过程序运行来控制完成整个存储器内建自测试过程的方法.基于此方法的设计已经成功应用于一款处理器中,有效地提高了芯片...
[会议论文] 作者：杨清发,鲁建壮,
来源：第十七届计算机工程与工艺年会暨第三届微处理器技术论坛 年份：2013
本文描述了通过设计一个锁相环控制器来如何实现时钟系统。时钟系统直接决定芯片的工作性能和功耗，在高性能集成电路中都是采用锁相环作为时钟源。而锁相环控制器作为锁相......
[期刊论文] 作者：靳强,郭阳,鲁建壮,
来源：计算机工程与应用 年份：2011
随着集成电路制造工艺的快速发展，片上实现大容量的cache成为可能，这从很大程度上降低了cache的失效率，与此同时，大容量的cache发生失效时的开销也更加显著。通过分析cache失效行......
[会议论文] 作者：马兴, 罗恒, 鲁建壮,,
来源： 年份：2004
在计算机系统中,由于加工工艺的局限性,在NAND Flash控制器的数据进行传输或存储时,可能会产生错误。为了保证数据的一致性和正确性,必然要采取一定的措施,及时地检验出并纠...
[期刊论文] 作者：魏金晖,李晨,鲁建壮,
来源：计算机工程与科学 年份：2021
近年来,随着大数据的发展,GPU应用的数据集规模急剧增加,这对GPU的处理能力提出了挑战。由于摩尔定律即将达到极限,提升单一GPU的性能变得越发困难,而多GPU系统通过提升GPU处...
[会议论文] 作者：刘胜,鲁建壮,陈书明,
来源：第十一届计算机工程与工艺全国学术年会 年份：2007
介绍了X DSP二级Cache的结构和主要功能,并针对X DSPL2部件改动较大、其它部件改动较小的特点,提出了偏重于系统级模拟的验证方法,提高了验证的执行效率;针对L2注重搬移和调...
[会议论文] 作者：鲁建壮,刘胜,马卓,
来源：第十一届计算机工程与工艺全国学术年会 年份：2007
设置片上RAM是高性能DSP处理器的典型结构,利用片上RAM和DMA传输机制实现数据运算与数据传输的高度并行,是发挥高性能DSP的性能优势重要应用方式。本文分析了并行处理中影响并行效果的关键因素,设计了并行化的DMA读写数据通路,并对存储器访问机制进行了优化;试......
[期刊论文] 作者：沈立,王志英,鲁建壮,
来源：电子学报 年份：2004
谓词执行技术能够将多个基本块合并为一个超块,扩大指令调度范围,开发更多的指令级并行.但它也给编译优化带来一些新问题,使得传统的编译器在进行指令调度或寄存器分配等优化...
[期刊论文] 作者：沈立,鲁建壮,王志英,,
来源：计算机科学 年份：2003
As a program transformation technique,control dependence can be converted to data dependecnce by predi-catted execution with some architectural support. Predica...
[会议论文] 作者：刘平,鲁建壮,孙永节,
来源：第十八届计算机工程与工艺年会暨第四届微处理器技术论坛 年份：2014
针对DSP芯片面临的"存储墙"挑战,根据指令和数据的失效特点,基于YHFT-XDSP芯片设计实现了一款带有数据过滤机制的分离式预取部件.与传统的基于减小Cache失效率的预取优化策略...
[会议论文] 作者：石俊,孙书为,鲁建壮,
来源：第十八届计算机工程与工艺年会暨第四届微处理器技术论坛 年份：2014
M-DSP是一款采用低功耗技术的高性能多核DSP.通过结合M-DSP的体系结构和低功耗的要求,设计实现了一种能够控制该DSP各个模块电源和时钟的电源休眠控制器PSC.该电源休眠控制器...
[会议论文] 作者：王兴,鲁建壮,孙永节,
来源：第十五届计算机工程与工艺年会暨第一届微处理器技术论坛 年份：2011
LDB作为在Leon3处理器和DSP之间传送数据和控制信息的接口模块，起到无缝连接作用，本文结合AHB/MB桥和MB接口，剖析其内部结构及设计方案，实现数据通道功能。随着超大规模集成电路......
[会议论文] 作者：夏建雄,鲁建壮,陈海燕,
来源：第二十届计算机工程与工艺年会暨第六届微处理器技术论坛 年份：2016
处理器性能的提升速度远高于存储器带宽的提升速度，由此产生的"存储墙"问题成为了计算机系统的性能瓶颈，多级Cache能够很好地解决这个问题。本文通过分析X-DSP处理数据的访...
[会议论文] 作者：鲁建壮;刘宗林;马卓;,
来源：第十届计算机工程与工艺全国学术年会 年份：2006
两级Cache结构是高性能DSP的典型存储结构,其中二级Cache既是DSP与外部存储器进行程序和数据交互的关键部件,又是充分利用程序的局部性原理为一级Cache提供快速数据访问的重...
[会议论文] 作者：胡伟,鲁建壮,吴虎成,
来源：2012全国计算机体系结构学术年会 年份：2012
二级Cache的外存访存模块是二级Cache控制器的重要组成部分,CPU在各种情况下触发的外存访问操作均通过该模块来完成。在保证数据一致性的前提下对读写顺序进行适度调整,...
[会议论文] 作者：鲁建壮,沈立,张春元,
来源：第八届计算机工程与工艺全国学术年会 年份：2003
记分牌是微处理器中进行动态指令调度的一种经典策略,它能够有效的消除指令间的数据相关.随着集成电路工艺的发展,人们提出了新的微处理器体系结构,其中记分牌的设计也有所不同.本文主要讨论如何在EPIC体系结构下设计记分牌,并提出了一种实现方案.该方案充分考......
[会议论文] 作者：刘宗林,马卓,鲁建壮,
来源：第十届计算机工程与工艺全国学术年会 年份：2006
本文研究了运用于数字信号处理器的片内存储体系统,采用新颖的两级CACHE结构,模块化设计了Harvard结构的一级CACHE和合并式的二级CACHE.根据DSP性能要求,优化了一级CACHE的结构和存储体的组织方式,提高了内核指令并行的效率.二级CACHE采用用户可配置结构,以满足......
相关搜索：
