时钟延迟多米诺逻辑相关硕士博士期刊学术论文 - 信丰网

时钟延迟多米诺逻辑相关论文

改进结构的64位CMOS并行加法器设计与实现

介绍了一个用于高性能的微处理器和DSP处理器的快速64位二进帛并行加法器，为了提高速度，改进了加法器,结构，该结构大大减少了加法器各......

期刊

CMOS 二进制并行加法器时钟延迟多米诺逻辑动态复合门 binary parallel adder clockdelayed domino logic dy

看过本文同时还关注