全并行译码器相关论文
针对准循环LDPC(QC-LDPC)码全并行高速译码器复杂度较高的问题,本文提出了一种约束QC-LDPC码循环偏移量的码构造算法(SSN-BPEG,Sim......
本论文用可编程逻辑器件(FPGA)实现了一种低密度奇偶校验码(LDPC)的编译码算法。采用基于Q矩阵LDPC码构造方法,设计了具有线性复杂......