压控延迟线相关论文
随着现代电子信息技术与无线通讯的发展,对时钟信号的需求增加,锁相环频率合成器具有稳定性好,集成度高,频率范围广的特点,被广泛......
延迟锁相环中的压控延迟线是对单粒子事件(single event,SE)最敏感的子电路之一,其主要包括偏置电路和压控延时单元.利用双指数电......
设计具有良好稳定性和线性延迟特性的压控延迟线对减小系统抖动、提升系统性能有重要意义。本文设计了一种改进的差分延时单元,该......
为解决空间应用的延迟锁相环中压控延迟线易受单粒子扰动问题,提出了一种加固的压控延迟线结构。在分析了传统压控延时单元的单粒......
随着集成电路工艺向着深亚微米方向的不断发展，集成电路设计对电路速度的要求越来越高，片外时钟已无法满足几百兆赫兹的要求，因此必须......
给出了一种适用于分时采样结构A/D转换器的等间距8相时钟发生电路。介绍了延迟锁相环(DLL)的结构,给出了每一模块的具体模型并加以......
声速测量在食品检测领域中具有广泛的需求和应用,在讨论锁相环测速原理的基础上,设计了一种声速测量系统。结合辅助电路,改进后的......
论述了一种利用0.35μm、双阱、双层金属、双层多晶硅的CMOS工艺所实现的延迟锁定环(DLL).该DLL用于RISC处理器中存储接口部件的时......
延迟锁相环(Delay-Locked Loop,DLL)因具备时钟定位准确、抗抖动能力强、锁定速度快等优点,在各种时序系统中得到了广泛应用。随着......
学位
针对锁相环中的抖动跟踪问题,文中提出了一种自适应锁相环结构和抖动跟踪估计优化算法。自适应锁相环由2个压控延迟线和边缘比较器......
DDR2 SDRAM是由JEDEC(电子设备工程联合委员会)进行开发的新生代内存技术标准。由于DDR2 SDRAM中数据为双倍传输,即在数据时钟的上......
本文给出了一种采用自偏置技术的低抖动延迟锁相环，可应用于高频时钟产生电路。分析了环路带宽和工作频率的关系，并给出了各模块具体......
文中给出了一个基于压控可变延迟线的电荷泵锁相环电路的设计，用于时钟恢复电路中采样时钟沿的定位，它的工作不受环境和工艺的影响，保......
延迟锁相环能够产生精确的延时而被广泛使用。本文介绍了一种适用于直接调制发射机锁相电路环路校准的延迟锁相环。电路采用TSMC 0......
由于延迟锁相环（DLL）时钟定位准、锁定时间短、稳定性强,目前多用于高速存储器接口的时钟同步网络,尤其是需要产生多相时钟的电路中......
