抽样延时线相关硕士博士期刊学术论文

串行I／O技术所需的时钟数据恢复（CDR）技术和CDR技术所需的模拟锁相环（PLL）通常会降低电路性能。为此，文中给出了一种基于FPGA的新型全数......