超前进位相关论文
本文给出了一种基于晶体管级的16位算术逻辑单元(ALU)的电路设计。在算术单元的设计中，加法器的设计采用树形超前进位和进位跳跃的......
研究了FPGA中超前进位链和快速进位链的设计与实现,利用仿真结果比较了两者性能,介绍了FPGA快速进位链的设计思想并给出了具体设计......
提出了一种适合FPGA高效运算的专用进位链结构。基于应用范围方面的考虑,我们先对典型的行波进位做了一定的改进,目的是增强逻辑模......
复数加法运算复杂,用硬件实现复数加法,需要使用数目众多的加法器,占用大量的面积。通过分析复数加法的运算过程,将计算过程流水化......
介绍了一种使用可编程逻辑器件FPGA和VHDL语言进行ALU设计的方法.并在加法器模块的设计中使用了超前进位的方法.使得所设计的ALU具......
提出了一种基于方块超前进位的快速进位跳跃加法器。该加法器的跳跃方块采用不等尺寸的二级方块超前进位逻辑，其可变的方块尺寸缩小......
本文介绍了用原理图输入方法设计一款图象处理ASIC芯片中乘加单元的核心运算部件--32 位超前进位加法器,出于速度(时延)和面积折衷......
利用直观的图形方法研究了不同于传统超前进位函数的其它传递函数,这些新的传递函数同样能实现超前进位.在此基础上,对现行的超前......
加法器能够实现加法运算的逻辑电路，可以进行多位二进制数相加，74LS283是具有超前进位并行加法器芯片，能够提高运算速摩，运用Proteus模......
期刊
为加快密码系统中大数加法的运算速度,提出并实现一种基于组间进位预测的快速进位加法器。将参与加法运算的大数进行分组,每个分组......
该文提出了一种以两位加法器模块构成的静态进位跳跃加法器,通过对加法器尺寸的优化方块分配、方块之间的互补进位产生以及方块内......
首先介绍了常用并行加法器的设计方法,并在此基础上采用带进位强度的跳跃进位算法,通过逻辑综合和布局布线设计出了一个加法器。分......
加法器是处理器的一个基本功能部件,随着处理器频率的不断提高,对加法器也提出了更高的要求。超前进位（CLA）是最快的加法器之一。提......
为了实现不同数制的乘法共享硬件资源,提出了一种可以实现基于IEEE754标准的64位双精度浮点与32位单精度浮点、32位整数和16位定点......
量子全加器是量子计算机的基本单元,为了减少能耗,降低构造成本及物理实现难度,本文提出一种新型 n 位量子全加器,使用 3n 个CNOT(......
由于IEEE754标准的浮点数在计算机中是以原码的格式存储的,为了将浮点运算的结果转换成原码,最快的方法是使用反码运算系统。试应......
为了缩短加法电路运行时间,提高FPGA运行效率,利用选择进位算法和差额分组算法用硬件电路实现32位加法器,差额分组中的加法单元是......
在对超前加法器逻辑算法分析的基础上,介绍了一种优化设计方法。宽位加法器采用多层CLA(Carry Look-ahead Adder)块技术,按四位为......
算术逻辑单元(ALU)是处理器中不可或缺的重要部分,可以进行两输入逻辑和加减法运算。设计了一款通用数字信号处理器中使用的高性能......
随着集成电路的发展,集成电路的规模越来越大,集成度越来越高,大规模集成电路的性能决定着电子设备的性能。目前,移动终端电子设备......
