静态逻辑蕴涵相关论文
组合逻辑环能够减少电路逻辑资源,降低电路功耗,但是其难以被静态时序分析工具分析和计算,且难以生成功能验证向量和自动测试图形......
随着大型集成电路设计和SOC芯片设计的不断进步,电路的规模,硬件的复杂度不断增大。今天,70%的设计时间是花费在验证错综复杂的系......
