论文部分内容阅读
随着集成电路的不断发展,芯片的集成度和复杂度越来越高,片上存储容量不断增大,导致片上存储器测试难度和测试成本显著提高.本文主要分析了存储器的MBIST结构，并对旁路进行分析优化，使存储器周围的阴影逻辑可测，此设计通过增加异或门来降低旁路中对D触发器数目的依赖，与传统的旁路相比，在可测性能够顺利执行的情况下降低了硬件开销，但导致覆盖率稍有下降，其实在加入使芯片可测的逻辑后，本身就存在几个相互制约的因素，这时要进行衡量并对其折中处理。