切换导航
文档转换
企业服务
Action
Another action
Something else here
Separated link
One more separated link
vip购买
不 限
期刊论文
硕博论文
会议论文
报 纸
英文论文
全文
主题
作者
摘要
关键词
搜索
您的位置
首页
会议论文
基于FPGA的CAN总线控制器的研究与实现
基于FPGA的CAN总线控制器的研究与实现
来源 :2009四川省电子学会半导体与集成技术专委会学术年会 | 被引量 : 0次 | 上传用户:lk656lk55lk6
【摘 要】
:
本文介绍了CAN的原理与通信机制,研究了CAN节点的FPGA实现方法,给出了详细的设计步骤、硬件及软件实现。对CAN节点设计的难点:多节点仲裁机制和验收滤波报文进行了详细的设计介绍说明,并给出实际的方案,通过验证电路及CAN网络搭建,验证了节点功能的实用性和可靠性。
【作 者】
:
刘小波
【机 构】
:
电子科技大学微固学院 成都 610054
【出 处】
:
2009四川省电子学会半导体与集成技术专委会学术年会
【发表日期】
:
2009年3期
【关键词】
:
CAN总线
控制器
通信机制
仲裁机制
验证电路
下载到本地 , 更方便阅读
下载此文
赞助VIP
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
本文介绍了CAN的原理与通信机制,研究了CAN节点的FPGA实现方法,给出了详细的设计步骤、硬件及软件实现。对CAN节点设计的难点:多节点仲裁机制和验收滤波报文进行了详细的设计介绍说明,并给出实际的方案,通过验证电路及CAN网络搭建,验证了节点功能的实用性和可靠性。
其他文献
开关电源中的多功能线电压检测电路
本文主要介绍了一种多功能线电压检测电路的工作原理,该电路能实现过压、欠压检测以及DCmax调节三个功能。采用2um,700v的BCD工艺模型进行电路仿真验证。
会议
线电压检测
欠压检测
过压检测
开关电源
Nikon 步进光刻机光刻工艺参数的优化
光刻工艺由于工序繁多,涉及复杂的光化学反应和物理过程,所以优化工艺参数比较困难。本文基于NIKON公司的NSR2005i9c步进式光刻机进行了一系列实验,对影响亚微米光刻图形效果的涂胶、前烘、曝光、后烘、显影、硬烘等工艺过程的各种因素进行了分析,得到了优化的工艺参数,提高了光刻工艺水平。
会议
Nikon步进光刻机
光刻工艺
工艺参数
优化设计
基于TRF7960芯片的RFID阅读器射频电路设计
本文介绍一种基于TRF7960芯片的高频RFID阅读器射频电路的设计实现的实例。在设计和实现过程中,首先对TRF7960芯片的特点进行了分析,结合系统需求和特点制定了系统方案,然后设计了天线和硬件电路,最后介绍了此电路在实际应用环境下的测试结果。
会议
射频识别
阅读器
电子标签
射频电路设计
SMIC工艺中EEPROM标准单元的分析和使用
本文阐述了浮栅EEPROM存储单元的工作原理以及SMIC工艺下提供的EEPROM 标准存储单元阵列的组成结构特点以及工作条件,并分析了标准单元中的哑单元(DUMMY)放置方式以及DUMMY单元在存储阵列中的功能。
会议
EEPROM标准单元
存储器
哑单元
放置方式
轻掺杂型集成电路衬底的噪声模型研究
本文简要分析了衬底噪声的基本机理,及其对混合信号电路的影响;主要研究了轻掺杂衬底噪声效应,根据模拟结果分析得出影响轻掺杂衬底噪声的几种因素(浓度、保护环),及这些因素的变化对衬底噪声的所产生的影响,并提出了轻掺杂衬底噪声效应的物理模型。
会议
衬底噪声
期间模拟
数模混合电路
保护环
一种周期性频率抖动技术在开关电源振荡器中的实现
本文采用CMOS工艺设计了一种在开关电源的振荡器中应用的周期性产生频率抖动的电路,此频率抖动技术主要减小电磁干扰对振荡器频率的影响。振荡器是采用两个复用比较器,产生方波信号输出。其中的频率抖动电路是通过计数器来控制,对振荡器中电容充电的电流大小周期性的控制,实现了振荡器的刷期频率抖动,本设计中振荡器频率围绕中心频率产生±7%的抖动,此技术可以对开关电源中EMI进行有效的抑制。
会议
CMOS工艺
开关电源
振荡器
频率抖动
CORDIC算法计算三角函数的FPGA实现
三角函数运算在现代工程中有着广泛的应用,结合近年的研究成果,本文讲述了基于CORDIC算法计算三角函数的硬件结构实现,并运用FPGA技术验证其实现。结果表明,基于CORDIC算法的硬件结构容易实现,具有良好的运算精度,且运算精度容易调整,因此具有实际的工程意义。
会议
CORDIC算法
三角函数
FPG器件
硬件结构
FPGA设计中加速时序收敛的方法研究
现在FPGA器件的容量越来越大,在FPGA设计中,人们关注的往往不是器件资源的消耗,而是设计的时序足否收敛。本文介绍了大规模FPGA设计中FPGA设计中加速时序收敛的方法,应用这些方法使开源CPU OR1200的最高频率提升了23.7%。
会议
时序收敛
性能优化
可编程逻辑器件
设计理念
MEMS微加速度计读出电路及其前置放大器的设计
本文提出了一种基于开关电容技术的 MEMS微加速度计读出电路的设计方案。这种电路结构将变化的电容信号转化为电压信号,实现了差分式电容微加速度计的信号读出。另外,设计了高增益低噪声的前置放大器,并针对低噪声的要求,进行了噪声特性分析,提出了减小噪声的措施。这种读出电路可以完全消除寄生电容的影响并且不需要复杂的驱动电路,其输出能够直接被A/D转换器数字化而不需要抗混叠滤波。作为一种数据采样技术,特别适
会议
MEMS微加速度计
读出电路
前置放大器
开关电容
大电容负载的无电容前馈补偿放大器设计
通过分析无电容前馈放大器小信号模型,提出了设计超高带宽、高增益、大电容负载的无电容前馈补偿放大器的步骤和方法,同时分析了面积、功耗和阶跃响应建立时间的影响因素和优化方向。基于0.35μmCMOS工艺设计无电容前馈放大器。仿真结果表明,该电路在3.3V 电源电雎下具有83dB直流开环增益,IGHz单位增益带宽,驱动2*8pF电容负载,建立时间1.5ns,相位裕度78°。
会议
大电容负载
前馈补偿放大器
建立时间
零极点抵消
与本文相关的学术论文