【摘 要】
：
对于制作高质量的器件而言,消除失配位错是非常重要的.位错主要发生在P/P+外延片,即在重掺杂P型单晶衬底生长轻掺P型外延层.对于p/P+外延结构,潜在的问题是高的B浓度减少了硅
【机 构】
：
河北普兴电子材料有限公司,050051
【出 处】
：
第十四届全国半导体集成电路、硅材料学术年会
论文部分内容阅读
对于制作高质量的器件而言,消除失配位错是非常重要的.位错主要发生在P/P+外延片,即在重掺杂P型单晶衬底生长轻掺P型外延层.对于p/P+外延结构,潜在的问题是高的B浓度减少了硅原子的晶格.外延层的硅晶格比衬底多,因而存在应力.因此,衬底的应力通过轻掺外延层进行释放,对于低电阻率的衬底,应力释放的后果更加严重.MatthewsandBlakeslee指出,有一个临界厚度,超过它,通过失配位错,应力就会释放,这种应力就会在界面形成失配位错.
其他文献
本文提出一种完全不同的基于载流子方法的双栅MOSFET解析模型。针对无掺杂对称双栅MOSFET结构，该模型由求解泊松方程的载流子分布和Pao-Sah电流形式直接发展而来。
本文利用MOS电容测试结构研究了恒定电流应力下击穿电荷量QBD的特性.研究表明QBD与电流密度和电流方向有关.QBD随着电流密度的增大而减小,正电流偏置应力下的QBD较大,通过物
本文对一种新型GaAs异质结双极型集成放大器进行版图提取,对GaAs器件的失效机理进行了分析,并采用ADS(AdvancedDesignSystem)仿真环境对其电路进行模拟,从仿真的角度证实了失
本文简单的介绍了与BGA封装引出端有关的两项可靠性的试验方法,一种是可焊性,另一种是BGA焊球剪切.
我是方城县柳河乡孟庄村农民,是《新闻爱好者》的忠实读者,在她的指导下,去年以来,我已在地区以上报刊电台发表稿件21篇,今年5月被杨集乡政府聘为专职报道员. 到新的工作岗
集成电路金属互连系统的绝缘材料采用low-k介质是近期(按ITRS2004Update,2009年以前)集成电路互连系统发展的迫切需要.介质中纳米孔的引入有效降低了k值,却使其硬度特性退化,
利用ISETCAD器件模拟工具,本文模拟了纳米尺度的MOSFETs器件沟道中存在应力时的器件特性,通过模拟我们分析了应力大小和方向发生变化对MOSFET的阈值电压、亚阈特性、开关态电
高能粒子辐照硅单晶,入射粒子会与硅原子发生库仑作用、电磁作用或核反应,引起粒子能量的损失.晶格位受碰撞的原子获得的能量大于硅原子的位移能量阀值时,就会在晶体中产生空
本文使用清华大学微电子学研究所自主研发的UHV/CVD系统深入研究了图形外延SiGe工艺,分别选用单一的SiO2介质层和SiO2/Poly-Si复合介质层,作为图形外延SiGe单晶材料的窗口屏
在考虑电子自旋和声子之间相互作用情况下,应用么正变换和线性组合算符法研究了电子自旋对SiC内弱耦合二维磁极化子能量的影响.数值计算结果表明:自旋使自陷能分裂为二,且随