埋氧层厚度对SOI片形变影响的研究

来源 :第十五届全国半导体集成电路、硅材料学术会议 | 被引量 : 0次 | 上传用户:binfeb91
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
  探讨了埋氧层厚度对SOI片的形变影响。随着埋氧层厚度值的增大,其形变也相应变大,经过抛光工序后缓解了SOI片残余应力,减小了SOI片的形变,埋氧层厚度偏厚的SOI片,其warp值仍然偏大,顶层硅均匀性更差。为控制SOI片形变和均匀性,保障硅膜的挖槽及光刻对位等后工序提供了坚实基础。
其他文献
采用Harrison变分法,研究了SiO2的缺陷能带结构和性质。当SiO2中形成缺陷能带时,引起应力感应漏电流(SILC);当缺陷的间距更近时发生软击穿(SBD);当缺陷的间距达到临界值时,发生不可逆转的硬击穿(HBD)。用一维缺陷原子链描述SiO2击穿通道,缺陷的势垒高度随着缺陷间距的减小而下降,SBD和HBD的特性差别源于击穿路径上的缺陷间距的差别。
采用SiO2的缺陷带模型解释电应力击穿SiO2薄膜由软击穿(SBD)到硬击穿(HBD)的电流突变。结果表明,当击穿通道上的缺陷原子的距离达到临界距离时,SiO2由具有低势垒的绝缘体,转变成Mott-Like缺陷导体,由此形成了软击穿(SBD)到硬击穿(HBD)的I-V特性的突变。
介绍了一种高压大功率微波PIN管用N型硅外延材料的制作工艺,即在常压外延设备上,采取特殊的工艺控制,在电阻率<0.002Ω·cm的N型衬底上实现了200um厚层超高阻外延生长。
在硅面(0001)方向偏8°4H-SiC衬底上生长外延层,生长温度为1580℃,压力为100mbar,采用气垫旋转技术的低压水平热壁反应系统(LP-HW-CVD),得到了高质量的外延层。外延层表面形貌用扫描电子显微镜(SEM)和原子力显微镜(AFM)测量。测量表明,生长的4H-SiC外延层有很好的晶体结构和光滑的晶面,外延层表面无微管缺陷。生长速率为5μm/h,厚度均匀性为1%,无意掺杂浓度为n型
采用低压化学气相淀积(LPCVD)方法,在偏向晶向8°N型4H-SiC(0001)Si面衬底上水平热壁反应室进行同质外延生长。SEM扫描发现晶片并没有很明显的表面缺陷,C-V法测试出来的结果发现其无意掺杂的外延层为N型,其浓度为1.2×1015cm-3。对其无意掺杂的晶片进行初步分析,其厚度的均匀度都≤2%。
介绍了一种高阻厚层硅外延工艺。通过控制电阻率小于0.02Ωcm的重掺P型衬底的自掺杂,得到了P型高阻厚外延层,外延层的电阻率大于60Ωcm,厚度大于60μm。该工艺技术已经应用到硅外延片生产中,结果表明:外延片能够满足先进器件制作的需要。
介绍了在原有多晶硅平坦技术之上,采用新工艺利用现有的外延、精密减薄工艺,增加了两道工艺流程设置,使得多晶硅平坦化后,多晶硅表面平整度提高,同时为后工艺加工提供了有利保障。
采用Trim软件和C++程序,仿真研究了n型4H-SiC质子辐照的位移效应,并建立了简单准确的解析模型。仿真结果表明,经过大剂量的高能质子辐照后,4H-SiC材料都出现载流子去除效应,迁移率下降,从而导致的电导率下降。研究表明,4H-SiC材料都具有很强的抗质子辐照能力,为4H-SiC在空间环境中的应用提供理论支持。
提出了一种用于MEMS的硅基碳化硅微通道(阵列)及其制备方法,它涉及半导体工艺加工硅晶片和化学气相沉积方法制备碳化硅。首先在硅衬底上用半导体工艺刻蚀出凹槽微结构,凹槽之间留出台面,凹槽和台面的几何尺寸(深度、宽度、长度)以及它们的分布方式根据需要而定。此凹槽微结构用作制备碳化硅微通道的模版,然后用化学气相沉积方法在模版上制备一厚层碳化硅材料,此层碳化硅不仅完全覆盖衬底表面的微结构包括凹槽和台面,它
提出了一种采用表面微加工技术制作叉指状多晶3C-SiC横向谐振器的制作方案。利用氧化硅材料作为器件结构的隔离层和牺牲层,并在氧化硅上异质沉积生长2微米厚的多晶SiC材料,在大气环境下,采用光学MEMS动态分析设备,成功测量了不同尺寸谐振器的工作情况,器件的谐振频率最高达到了255.5kHz,器件的品质因子(Q值)为464。