半导体技术的迅猛发展使现代集成电路工艺进入深亚微米及纳米阶段,片上网络(Network-on-chip,NoC)的出现成为必然。片上网络解决了片上系统(SoC)由于单一总线带来的扩展性问题以及单一时钟带来的同步问题,因而得到了广泛使用。然而,作为片上系统SoC的扩展,NoC的内部互连极为复杂,在高通信速率的情况下,互连线会产生损耗、反射、串扰、电磁干扰等效应,从而影响信号质量。因此,对NoC片上互连模型的研究已经成为先进集成电路的一个主要方向和热点。本文结合片上互连网络的特性以及非理想效应,对高速互连信号传输进行了深入探讨。本文的主要研究工作如下:首先讨论了片上网络互连的研究背景及意义,介绍了NoC基本结构以及其互连的设计难点和有待解决的问题。然后分析传输线瞬态模型,包括分布式RC模型和分布式RLC模型。针对瞬态模型评估了互连上可能出现的信号完整性问题,并通过软件仿真了传输线上可能出现的损耗、串扰及反射情况。其次,讨论了在深亚微米及高频情况下的传输线效应,介绍了差分传输线适用的混合模式S参数理论,并在HFSS仿真环境下搭建了差分传输线模型,对其S参数进行了研究。长距离传输线的损耗越来越严重,通过提取差分传输线电阻、电容和电感寄生参数得到了分布式RLC的等效电路模型。然后,针对提取的RLC电路模型,建立偏微分方程和电报方程,并推导出差分传输线损耗解析模型,模型结果与Ansoft HFSS的仿真结果相比,平均误差为5.20%。同时本文也研究了传输线拐角因差模阻抗与共模阻抗的不匹配导致的反射效应。通过Ansoft HFSS以及ADS的联合仿真对比了四种不同结构拐角传输线对散射系数以及共模噪声的影响。最后,为了补偿NoC长距离传输过程中的码间干扰及损耗,本文提出了基于电流模式逻辑的高速收发器结构。首先介绍了典型的高速接口电路的基本结构,然后根据NoC高速互连线的性能需要,选择CML电路结构作为发送器,并给出了其两种扩展带宽的结构。对CML发送器进行改进,通过增加预加重模块改善码间干扰现象。最后在130nm工艺下建立了带有发送端预加重以及接收端均衡电路的传输线模型,实现了5Gbps信号在3mm互连线上的传输。