本研究作为863重大专项的子课题,目标是建立针对基站上行基带功耗静态分析的可预测模型。因LTE基站已成熟,可作为模型标定参考系列,故对LTE基站上行链路的基带算法进行了分析,分析的方法是基于静态树和节点翻转率的静态功耗分析法,以避免动态分析海量数据无法获取的现实问题。通过以“主流”为筛选标准建立的算法空间,完成了上行链路所有模块的算法原理研究,实现结构研究以及ASIC硬件平台映射。本研究采用“自顶而下,自下而上”的研究方法,通过自顶而下完成功能到硬件的映射,得到每一个模块的硬件开销,再自下而上完成功耗的估计,得到链路模块的功耗估计值。方法论上,结合Y-chart理论的分析方法,我们将通过行为模型得到结构模型并划分为算法级,寄存器传输级(RTL),硬件级进行物理功耗建模的研究。在结果输出方面,选择LTE基站上行链路中每个模块的一种算法和一种实现结构进行ASIC平台的映射,进行微结构设计,通过规划软件——Lingo,完成了在LTE上行基站端DBB模块计算延迟1ms的限制下,上行链路整体功耗最小时各模块任务/数据并行度的配置方案。本课题致力于为运营商,设备商,器件商或者通信科研人员,提供一个较为准确的基站上行链路的功耗估计方法,对相应行业中的研究提供较为精准的参考,这也是本研究在工程上的使用价值。此外,本课题研究的主要创新点包括以下几个方面。第一,建立了完整的算法空间,包含了LTE基站上行链路数字基带所有模块的主流算法和主流实现结构,并完成了在ASIC硬件平台上对应的映射。第二,进行了链路优化分析,且优化方法具有算法和结构改变的灵活度,可以适应未来算法或结构的各种优化的需求。链路优化方案的输出结果和分析也可用于今后的链路算法和结构的选择和整体的优化。第三,通过回归分析得到了射频和模拟器件的功耗估计模型,可以通过相应参数的设置完成较准确的功耗估计。再结合上述的数字基带的功耗估计,便可以得到LTE完整基站上行链路的功耗估计值。