论文部分内容阅读
随着大数据时代的发展,数据的存储面临着巨大的革新。数据存储离不开存储器,存储器作为半导体产业中的重要组成部分也迎来了一次飞速发展。近年来,便携设备的普及让人们对非挥发存储器的存储容量、体积、速度、功耗和成本等方面的要求越来越高。然而传统的非挥发存储器如闪存(FLASH)在22nm CMOS技术节点下遇到了发展瓶颈,难以在集成度、功耗、耐久度和速度方面实现突破。寻求新型非挥发存储器成了全球的热点。阻变随机存储器(Resistive Random Access Memory,RRAM),由于其功耗低,器件单元尺寸小,读写速度快,耐久度高和兼容传统CMOS工艺等优点被广泛认为是最具应用前景的下一代非挥发存储器。但是,阻变随机存储器中仍然存在很多问题。例如阻变机理不统一,器件模型的缺失,读写干扰,多电源需求使其移植性差等,这些问题亟待解决。本文首先详细介绍了阻变随机存储器的相关概念,归纳总结了阻变随存储器主要存在的问题。然后针对能用模拟电路解决的问题提出相应的解决方案。具体包括,针对阻变随机存储器内部多操作电压的需求,提出了低压差线性稳压器(Low-Dropout Regulator,LDO)电源管理模块,电路设计基于SMIC180nm双电源(1.8V、3.3V)CMOS工艺,LDO输出1.2V、2.0V和2.5V电压;针对阻变随机存储器单端读出的特性,设计了基于电流镜的单端灵敏读出电路;针对LDO电路和读出电路中需要的基准电压,设计了低温漂带隙基准源;针对器件模型的缺失,设计一种参数可调的通用型SPICE模型。最后,对电路进行版图设计,完成后仿;对模型进行仿真,仿真结果与实际器件的测试结果进行对比。仿真结果表明:带隙基准电压电路的温漂系数低于20ppm/℃,电源抑制比大于70dB,相位裕度为73°;输出电压1.2V的LDO中,最大负载电流为96mA,负载调整率为0.067%,线性调整率为0.084%,电源抑制比大于70dB,相位裕度为60°;器件模型能用于系统电路的仿真。