目前,由于图像压缩技术和信号处理技术的发展,经过压缩处理的图像数据可大大降低其数据容量和传输带宽,并可在一般的通信系统中进行传输了,例如:现在的会议电视、可视电话等。如何充分利用现有资源以满足人们进行视频监控与图像通信的需求,是一个急待解决的课题。事实上,在很多实际使用场合并不一定需要活动图像传输,能在秒的数量级内传输一幅一幅静止图像就可以了,本课题正是基于这一需求而提出的,主要研究了视频图像压缩及其在FPGA+DSP上实现的问题。基于JPEG2000对静止图像具有优秀的压缩性能,系统围绕JPEG2000的压缩标准进行设计。首先对JPEG2000压缩标准和实现的方法进行了介绍,然后对系统的总体方案进行了设计。确定了以CMOS图像传感器作为视频采集模块,以FPGA作为小波变换和逻辑控制部分,以Blackfin DSP作为主处理器的硬件方案。整个系统采用模块化方式进行设计,在不同的章节中,分别就系统的功能模块—视频采集、二维离散小波变换、位平面编码、嵌入式块编码、自适应算术编码、码流的形成等处理模块,作了详细的分析与设计。通过对OV9650性能和结构特点的简单介绍,论述了该器件与压缩系统的链接,通过对二维小波变换的论述、实现以XC2S200完成小波变换及存储器地址生成器的设计任务。JPEG2000压缩的其它处理模块的设计也是该文的另一重点,在介绍了JPEG2000算法的基本流程和主要步骤之后,重点就该算法在DSP上的具休实现进行了论述。最后,就整个系统的集成和调试的结果作了说明,并结合个人的设计体会提出了由FPGA单独完成JPEG2000压缩标准的设想。