在现代数字电子技术领域中,纠错码保护技术已经得到了广泛的应用。作为纠错码中的一员,RS码在实际应用中同样发挥着重要的作用。本论文的研究内容主要在于探讨在硬件上实现的RS码译码算法的有效性,同时对所确定的译码算法通过VHDL语言获得易于移植的实现。在课题的研究中,选择了两个性质差异较大的RS码作为译码算法的研究对象,它们分别为[256,252]RS码和符合CCSDS标准的[255,223]RS码。它们的区别主要在于:[256,252]RS码是一种能够纠正2个码符号错误的纠错码,常用于保护存放在存储设备中的记录数据;[255,223]RS码是一种能够纠正16个码符号错误的纠错码,常用于保护传输信道中的传输数据。由此可见,这是两个在纠错能力上差异较大的纠错码,同时它们的应用背景也是有所不同。因此,对应它们的译码器在硬件上的实现研究必然需要基于不同的译码思想来进行的。其中,[256,252]RS码的译码思想是:在[256,252]RS码的纠错能力有限的情况下,依据在补充校验位上是否发生错误的事实,采用了直接单独获得错误位置与错误值的方法;[255,223]RS码的译码思想是:把接收码字的错误通过两个次数有限的多项式加以表示,然后借助这两个多项式与具体错误之间的关系来确定在具体位置上所发生的具体错误。在上述译码思想的指导下,通过VHDL语言实现的两种RS码硬件译码器在满足时间约束的基础上,其最高数据处理速率均超过400Mbits/s。由此实现的RS码硬件译码器在实际工作中也获得了应用:[256,252]RS码硬件译码器已经用于我国嫦娥一号月球探测器中的大容量固态存储器中;[255,223]RS码硬件译码器也可应用于地面接收系统中。