相变存储器（Phase Change Memory,PCM）作为一种非易失性存储器有望取代闪存成为下一代主流存储技术之一。为了提高储存密度和成本竞争力,目前采用三维堆叠的三维相变存储器（3D PCM）受到业界的普遍关注,但现有3D PCM主要采用基于交叉点阵（Cross-point）结构的三维水平堆叠方式,因工艺制约存在不可避免的堆叠层数极限,并且PCM突出的热串扰问题也限制了储存密度的进一步提升。为此,本文首先建立了包含新型两端选址器件——OTS选通管的有限元仿真模型,解决了以往平面PCM热仿真存在的OTS开关调控模型缺失的问题,并深入探讨了热串扰对阵列单元相变分数具体数值上的影响,弥补了以往工作中对热串扰定量研究的缺失,为研究3D PCM的热、电特性和设计3D PCM结构打下了基础;在此基础上,提出了一种新型的垂直三维集成的结构,并探讨了其多值储存特性,该结构具备更高储存密度的潜力。主要工作和结果如下:本文首先对集成了OTS选通管的相变存储单元进行了热仿真和OTS阈值转变参数的研究,为接下来的三维集成器件热串扰研究以及结构优化打下基础。基于有限元仿真软件建立了集成OTS选通管的相变存储器件模型,较好地模拟了其SET和RESET操作,并研究了OTS阈值开关参数对SET操作过程的影响,发现OTS阈值电场/保持电场以及关态电导率越小,器件越早开启;OTS开态电导率越大,器件开电流越大;进一步对RESET操作进行了多值存储的研究,发现RESET过程中Residual current-path的出现对器件多阻态有一定的影响。在此基础上,本文建立了三维集成器件的模型,包括三维水平堆叠结构和新型的垂直电极堆叠结构,量化模拟出了热串扰对选中单元和未选中单元结晶转变分数和非晶转变分数的影响,可指导高密度三维集成的尺寸设计。首先建立了三维水平堆叠结构模型,采用“±1/2电压”的操作方法来对其进行SET以及RESET仿真研究,通过与单层集成结构的结果对比,对于SET操作来说,热串扰对选中单元PCM结晶率影响较小,但会使未选中单元PCM出现部分结晶;对于RESET操作来说,对选中单元和未选中单元的非晶相变影响则相反。并在SET操作下通过单元直径的缩小降低了热串扰的影响,在RESET操作下通过PCM单元厚度的缩小降低了热串扰的影响。还通过调节电压幅值对三维水平堆叠状态下的多值存储进行了初步研究,总结了三维结构和单层结构的不同。进一步地,提出了新型垂直电极三维堆叠结构模型,仿真结果证明这种结构能有效抑制热串扰的影响,并实现了3个电阻态的多值擦写操作,具有实现更高存储密度的潜力。最后,实验制备垂直电极三维堆叠3D PCM阵列进行了这一新型结构的测试验证。